用VerilogHDL实现基于FPGA的通用分频器的设计
用VerilogHDL实现基于FPGA的通用分频器的设计...
用VerilogHDL实现基于FPGA的通用分频器的设计...
针对固定码长Turbo码适应性差的缺点,以LTE为应用背景,提出了一种帧长可配置的Turbo编译码器的FPGA实现方案。该设计可以依据具体的信道环境和速率要求调节信息帧长,平衡译码性能和系统时延。方案采用“自顶向下”的设计思想和“自底而上”的实现方法,对 Turbo编译码系统模块化设计后优化统一,经...
提出了一种将堆栈空间划分为任务栈和中断嵌套栈的设计结构,使堆栈空间最小化。采用VHDL硬件语言,在FPGA设备上模拟实现了具有自动检验功能的栈空间管理器。栈空间管理器由不同功能的逻辑模块组成,主要阐述了状态控制逻辑模块和地址产生逻辑模块的设计方法。...
大部分传统的位同步器是针对固定位速率遥测系统来设计的,这不能满足一些可变位速率遥测接收机的需求。因此,提出一种基于FPGA实现的位同步器的设计,它能适应不同位速率的遥测系统。同时,对这种位同步器的实现进行了仿真,验证其正确性和可实现性。 ...
射频识别阅读器的设计...