基于FPGA的PCI软核模块的研究与实现.rar
本课题是在课题组已实现的高速串行通信平台的基础上,进一步引伸,设计开源的PCI软核通信模块替代Xilinx公司提供的LogiCORE PCI核,力求在从模式下,做到占用资源更少,传输速度更快,也为以后...
本课题是在课题组已实现的高速串行通信平台的基础上,进一步引伸,设计开源的PCI软核通信模块替代Xilinx公司提供的LogiCORE PCI核,力求在从模式下,做到占用资源更少,传输速度更快,也为以后...
中文 DSP2812芯片 管脚 中文 说明...
PIN1 BUSY:BUSY 输出脚,由/CONVST 的上升沿触发。并且在所有通道选择转换完成之前一直保持高电平。PIN2 FRSTDATA:首位数据输出脚。且是一个...
stm32 protel 144脚的封装库...
Altera_FPGA管脚弱上拉电阻的软件设置方法...
有关FPGA芯片的管脚的封装的一些资料。...
Altera FPGA配置的特殊管脚说明。...
AlteraFPGA的特殊管脚的连接(中文)...
Xilinx-FPGA器件管脚说明...
FPGA特殊管脚说明...