用双端口ram实现异步fifo
用双端口ram实现异步fifo,采用格雷码,避免产生毛刺。...
用双端口ram实现异步fifo,采用格雷码,避免产生毛刺。...
通用异步FIFO设计的verilog代码,来自于opencore...
verilog编写的异步fifo源代码,asyn_fifo.v为顶层,调用其他四个文件...
FPGA(Field-Programmable Gate Array)基于FPGA的异步FIFO硬件实现...
可综合的FIFO存储器,全部在一个压缩包中,测试过,可以使用....