异步FIFO
使用FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法，设计功能正确的FIFO会遇到很多问题，探讨了两种不同的异步FIFO的设计思路。两种思路都能够实现功能正确的FIFO。
资源总数
500
异步FIFO 全部资料 500 份
异步FIFO结构
设计一个FIFO是ASIC设计者遇到的最普遍的问题之一。本文着重介绍怎样设计FIFO——这是一个看似简单却很复杂的任务。一开始，要注意，FIFO通常用于时钟域的过渡，是双时钟设计。换句话说，设
2023-10-14
10
异步FIFO的设计
异步FIFO的设计，里边讲得很详细！ 1．单时钟结构 2．双时钟结构——双钟结构1 3．双时钟结构——双钟结构2 4．双时钟结构——双钟结构3 5．脉冲模式FIFO
2017-09-03
73
异步FIFO的Verilog源码
帮助开发者快速上手异步FIFO设计，提供可配置数据位宽和地址位宽的Verilog实现，适用于跨时钟域的大批量数据传输场景。掌握异步通信核心机制，提升数字系统设计效率。
2026-03-05
1