异步FIFO

使用FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法，设计功能正确的FIFO会遇到很多问题，探讨了两种不同的异步FIFO的设计思路。两种思路都能够实现功能正确的FIFO。

资源总数
500

异步FIFO 热门资料

查看全部 500 份 →

FIFO（先进先出队列）通常用于数据的缓存和用于容纳异步信号的频率或相位的差异。本FIFO的实现是利用 双口RAM 和读写地址产生模块来实现的.FIFO的接口信号包括异步的写时钟（wr_clk）和读时钟（rd_clk）、 与写时钟同步的...

2014-01-25 154 异步FIFO

使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据，\r\nFIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

2013-08-12 131 异步FIFO

从基础概念到代码实现，逐步讲解同步FIFO在Verilog中的设计方法。支持数据和地址位宽的灵活配置，适用于多时钟域下的数据缓存场景。

2026-03-05 1 异步FIFO

使用Verilog编写的同步FIFO，可通过设置程序中的DEPTH设置FIFO的深度，FIFO_WRITE_CLOCK上升沿向FIFO中写入数据， FIFO_READ_CLOCK上升沿读取数据。本程序对FIFO上层操作简单实用。

2017-04-08 163 异步FIFO

适用于FPGA开发项目中的异步通信模块测试，通过Altera FIFO IP核实现数据缓冲与同步控制，帮助开发者快速理解异步FIFO的配置与使用方法。

2026-03-13 2 异步FIFO