异步FIFO
使用FIFO同步源自不同时钟域的数据是在数字IC设计中经常使用的方法，设计功能正确的FIFO会遇到很多问题，探讨了两种不同的异步FIFO的设计思路。两种思路都能够实现功能正确的FIFO。
资源总数
500
异步FIFO 热门资料
查看全部 500 份 →异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.
2014-11-05
59
用XC3000系列配置基于寄存器的同 异步FIFO存储器
In the absence of RAM, XC3000 FIFOs must be constructedwith registers. Using both flip-flops, on
2023-11-25
1
用XC3000系列配置基于寄存器的同 异步FIFO存储器
In the absence of RAM, XC3000 FIFOs must be constructedwith registers. Using both flip-flops, on
2024-03-13
3