10进制计数器VHDL程序 --文件名：counter10.vhd。 --功能：10进制计数器，有进位C
上传时间： 2013-07-18
上传用户：2525775
24进制计数器VHDL程序 --文件名：counter24.vhd。 --功能：24进制计数器。
上传时间： 2013-05-19
上传用户：shizhanincc
异步通信起始位正确检测的VHDL实现，图式基本格式，详解设计过程。
上传时间： 2013-06-06
上传用户：moerwang
异步FIFO是用来适配不同时钟域之间的相位差和频率飘移的重要模块。本文设计的异步FIFO采用了格雷（GRAY）变换技术和双端口RAM实现了不同时钟域之间的数据无损传输。该结构利用了GRAY变换的特点，使得整个系统可靠性高和抗干扰能力强，系统可以工作在读写时钟频率漂移达到正负300PPM的恶劣环境。并且由于采用了模块化结构，使得系统具有良好的可扩充性。
上传时间： 2013-08-08
上传用户：13817753084
在电子技术中，频率是最基本的参数之一，又与许多电参量的测量方案、测量结果都有十分密切的关系，因此频率的测量就显得更为重要。测量频率的方法有多种,其中电子计数器测量频率具有精度高、使用方便、测量迅速，以及便于实现测量过程自动化等优点，是频率测量的重要手段之一。在本次毕业设计中我们选择使用单片机来制作数字频率计，并在实际制作中采用了直接测频法。利用延时产生的时基门控信号来控制闸门，通过在单位时间内计数器记录下的脉冲个数计算出输入信号的频率，最终送入LCD中显示。这样制作出来的频率计不仅可以满足设计题目的参数要
上传时间： 2013-08-09
上传用户：jiangfire
异步通信串行口设计实例，很实用。比较经典。
上传时间： 2013-08-20
上传用户：gundamwzc
FPGA异步时钟设计中的同步策略，需要
上传时间： 2013-08-23
上传用户：540750247
基于FPGA 实现异步串口可以值得参考。
上传时间： 2013-08-24
上传用户：brain kung
16位计数器的设计，这里是实现上述功能的VHDL源程序，供大家学习和讨论。\r\n
上传时间： 2013-09-05
上传用户：weiwolkt
同步复位和异步复位,FPGA设计
上传时间： 2013-09-05
上传用户：swaylong
