异步时钟

FPGA用VHDL语言编写24小时时钟

简单明了的VHDL程序实现24小时计时时钟！

标签： FPGA VHDL 语言编写

上传时间： 2013-11-02

上传用户：nem567397
EDA原理及VHDL实现（何宾教授）

　　第1章数字系统EDA设计概论　　第2章可编程逻辑器件设计方法　　第3章 VHDL语言基础　　第4章数字逻辑单元设计　　第5章数字系统高级设计技术（*）　　第6章基于HDL设计输入　　第7章基于原理图设计输入　　第8章设计综合和行为仿真　　第9章设计实现和时序仿真　　第10章设计下载和调试　　第11章数字时钟设计及实现（*）　　第12章通用异步接收发送器设计及实现（*）　　第13章数字电压表设计及实现（*）　　第14章软核处理器PicoBlaze原理及应用（*）　　注：带*的内容可根据课时的安排选讲

标签： VHDL EDA

上传时间： 2013-11-01

上传用户：atdawn
FPGA全局时钟约束(Xilinx)

FPGA全局时钟约束(Xilinx)

标签： Xilinx FPGA 全局时钟约束

上传时间： 2013-10-10

上传用户：stampede
WP370 -采用智能时钟门控技术降低动态开关功耗

　　赛灵思推出业界首款自动化精细粒度时钟门控解决方案，该解决方案可将 Virtex®-6 和 Spartan®-6 FPGA 设计方案的动态功耗降低高达 30%。赛灵思智能时钟门控优化可自动应用于整个设计，既无需在设计流程中添加更多新的工具或步骤，又不会改变现有逻辑或时钟，从而避免设计修改。此外，在大多数情况下，该解决方案都能保留时序结果。

标签： 370 WP 智能时钟动态

上传时间： 2015-01-02

上传用户：wutong
基于FPGA的时钟跟踪环路的设计

提出了一种基于FPGA的时钟跟踪环路的设计方案,该方案简化了时钟跟踪环路的结构,降低了时钟调整电路的复杂度。实际电路测试结果表明,该方案能够使接收机时钟快速准确地跟踪发射机时钟的变化,且时钟抖动小、稳准度高、工作稳定可靠。

标签： FPGA 时钟跟踪环路

上传时间： 2015-01-02

上传用户：bhqrd30
Xilinx FPGA全局时钟资源的使用方法

目前，大型设计一般推荐使用同步时序电路。同步时序电路基于时钟触发沿设计，对时钟的周期、占空比、延时和抖动提出了更高的要求。为了满足同步时序设计的要求，一般在FPGA设计中采用全局时钟资源驱动设计的主时钟，以达到最低的时钟抖动和延迟。 FPGA全局时钟资源一般使用全铜层工艺实现，并设计了专用时钟缓冲与驱动结构，从而使全局时钟到达芯片内部的所有可配置单元(CLB)、I/O单元 (IOB)和选择性块RAM(Block Select RAM)的时延和抖动都为最小。为了适应复杂设计的需要，Xilinx的FPGA中集成的专用时钟资源与数字延迟锁相环(DLL)的数目不断增加，最新的 Virtex II器件最多可以提供16个全局时钟输入端口和8个数字时钟管理模块(DCM)。与全局时钟资源相关的原语常用的与全局时钟资源相关的Xilinx器件原语包括：IBUFG、IBUFGDS、BUFG、BUFGP、BUFGCE、 BUFGMUX、BUFGDLL和DCM等，如图1所示。

标签： Xilinx FPGA 全局时钟资源

上传时间： 2013-11-20

上传用户：563686540
A0468_在TD文本显示器上显示实时时钟（含视频）

TD 文本显示器上显示实时时钟

标签： 0468 文本显示器实时时钟视频

上传时间： 2013-10-08

上传用户：daguda
南牛三相异步电机设计软件

南牛三相异步电机设计软件

标签： 三相异步电机设计软件

上传时间： 2013-10-21

上传用户：huql11633
基于稳态模型双馈异步风力发电机功率特性分析

基于稳态模型双馈异步风力发电机功率特性分析

标签： 稳态模型双馈功率

上传时间： 2013-10-17

上传用户：1234xhb
基于稳态模型双馈异步风力发电机功率特性分析

基于稳态模型双馈异步风力发电机功率特性分析

标签： 稳态模型双馈功率

上传时间： 2013-10-21

上传用户：啊飒飒大师的