异步通信起始位正确检测的VHDL实现，图式基本格式，详解设计过程。
标签： VHDL 异步通信 正 检测
上传时间： 2013-06-06
上传用户：moerwang
基于单片机的秒,分,时可调时钟的设计相关程序 。有关始终的设计请进入http://www.21ic.com/app/ce/201209/141515.htm
标签： 单片机 分 时钟
上传时间： 2013-08-01
上传用户：leixinzhuo
超炫的LED旋转时钟制作，内有详细制作步骤和源代码。
标签： LED 旋转时钟
上传时间： 2013-04-24
上传用户：sqq
影响FPGA设计中时钟因素的探讨,能帮组FPGA的设计
标签： FPGA 时钟
上传时间： 2013-08-05
上传用户：wkxiian
基于FPGA和PLL的函数信号发生器时钟部分的实现
标签： FPGA PLL 函数信号发生器 时钟
上传时间： 2013-08-08
上传用户：xzt
VHDL语言的高频时钟分频模块。一种新的分频器实现方法。
标签： VHDL 语言 分频 模块
上传时间： 2013-08-10
上传用户：zxh122
大型设计中FPGA的多时钟设计策略,希望有需要的人喜欢
标签： FPGA 大型 多时钟 策略
上传时间： 2013-08-14
上传用户：zhichenglu
VHDL语言编写的时钟显示代码，简短而又易懂，个人觉得很不错
标签： VHDL 语言 编写 时钟显示
上传时间： 2013-08-19
上传用户：bpgfl
异步通信串行口设计实例，很实用。比较经典。
标签： FPGA-UART 异步通信 串行口 设计实例
上传时间： 2013-08-20
上传用户：gundamwzc
基于FPGA 实现异步串口可以值得参考。
标签： FPGA 异步串口
上传时间： 2013-08-24
上传用户：brain kung
