产品型号：VK2C21A/B/C/D 产品品牌：VINKA/永嘉微/永嘉微电 封装形式：SOP28/24/20/16 裸片:DICE（邦定COB）/COG（邦定玻璃用） 产品年份：新年份 联 系 人：许硕 Q Q：191 888 5898 联系手机：18898582398（信） 原厂直销，工程服务，技术支持，价格最具优势！QT459 VK2C21A/B/C/D概述： VK2C21是一个点阵式存储映射的LCD驱动器，可支持最大80点（20SEGx4COM）或者最大128点（16SEGx8COM）的LCD屏。单片机可通过I2C接口配置显示参数和读写显示数据，也可通过指令进入省电模式。其高抗干扰，低功耗的特性适用于水电气表以及工控仪表类产品。 特点： ★ 工作电压 2.4-5.5V ★ 内置32 kHz RC振荡器 ★ 偏置电压（BIAS）可配置为1/3、1/4 ★ COM周期（DUTY）可配置为1/4、1/8 ★ 内置显示RAM为20x4位、16x8位 ★ 帧频可配置为80Hz、160Hz ★ 省电模式（通过关显示和关振荡器进入）
标签： VK2C21 VK2C21A VK2C21B VK2C21C VK2C21D LCD抗干扰段码屏驱动 段码屏驱动抗干扰
上传时间： 2022-06-09
上传用户：2937735731
描述了NTC使用B值计算出实际温度与输出的电压之间的关系。
标签： ntc计算
上传时间： 2022-06-15
上传用户：
BC20-TE-B NB-Iot 评估板评估板原厂原理图V1.2。完整对应实物装置。
上传时间： 2022-06-17
上传用户：
ASR M08-B设置软件 V3.2 arduino 2560+ASRM08-B测试程序 arduino UNO+ASRM08-B测试程序语音控制台灯电路图及C51源码(不带校验码) 继电器模块设置。 ASR M08-B是一款语音识别模块。首先对模块添加一些关键字，对着该模块说出关键字，串口会返回三位的数，如果是返回特定的三位数字，还会引起ASR M08-B的相关引脚电平的变化。【测试】①打开“ASR M08-B设置软件 V3.2.exe”。②选择“串口号”、“打开串口”、点选“十六进制显示”。③将USB转串口模块连接到语音识别模块上。接线方法如下：语音模块TXD --> USB模块RXD语音模块RXD --> USB模块TXD语音模块GND --> USB模块GND语音模块3V3 --> USB模块3V3（此端为3.3V电源供电端。）④将模块的开关拨到“A”端，最好再按一次上面的大按钮（按一次即可，为了确保模块工作在正确的模式）。⑤对着模块说“开灯”、“关灯”模块会返回“0B”、“0A”，表示正常(注意：0B对应返回值010，0B对应返回值010，返回是16进制显示的嘛，设置的时候是10进制设置的)。
标签： ASR M08-B
上传时间： 2022-07-06
上传用户：aben
基于FPGA的高速异步FIFO的设计与实现
上传时间： 2022-07-10
上传用户：zhanglei193
VIP专区-嵌入式/单片机编程源码精选合集系列（63）资源包含以下内容：1. zlg7289a驱动程序 包括头文件和主文件 汇编和C语言齐全.2. vc++ 开放的串口通讯程序.3. 电子万年历制作的全部资料,可用单面板制作,顶层线比较少可用跳线,内用源码+原理图+PCB,可以显示到2050年的阴阳历,只须调整阳历..4. i2c协议实现.5. 优龙ＰＡＸ２５５开发板所带ＡＣ９７声卡的测试程序源码.6. 周立功的USB大容量存储开发板带CPLD的代码D的源码.7. wangxiaoyong0015@yahoo.com.cn b不懂的给我发邮件！！！ 谢谢啊！！一定支持我.8. 用VHDL实现的DDS.9. uclinux移植过程中.10. viterbi decoder , use verilog HDL language..11. 三星ARM试验箱.12. USB JTAG 卡. 允许从主机USB口直接控制JTAG I/O 信号。 USB端与Altera USB-Blaster使用相同的协议。主机端与openwince, OpenOCD和Altera的.13. 许多非常有用的 Verilog 实例: ADC, FIFO, ADDER, MULTIPLIER 等.14. LPC2214开发原理图,绝好!!!!!!!!!! LPC2214开发原理图,绝好.15. CPLD开发电缆原理图,绝好的东东!!! CPLD开发电缆原理图,绝好的.16. 语音评分算法的实现,主要可以实现对一段语音信号进行判别并进行打分功能..17. lpc2132开发板的原理图,适合初学者学习用.18. 用ICC写的ATMega8的4X4键盘驱动程序.19. FPGA-CPLD_DesignTool,事例程序陆续上传请需要的朋友下载.20. I2C编译通过...大家下去直接用.支持程序员联合开发网.21. 步进电机控制实验.22. MagicARM2410与PC机串口通信实验.23. CanBus通信实验.24. 这是个C的一个程序.25. 这是个嵌入式程序.26. 一个MSComm控件的收发程序.27. 包括TI全系列DSK原理图汇总.28. 周立功公司的USB2.0芯片ISP1581的键盘上位机VC编的源程序.29. 这是一个学习proteus很好的资料。希望对大家的学习很有帮助.30. 本代码内容是关于带遥控器控制的LCD显示的实时时钟。.31. 本代码是关于用INT0中断实现按键计数.32. 本代码是关于循环灯的代码.33. 本代码是关于符点数在数码管上显示的.34. 本代码是关于AT24C02串行存储器的读写的.35. 一种使用可控硅控制.36. 这是运动控制课程设计时自己设计的电路原理图.37. vxworks tffs mtd 层源码,支持非INTEL格式.38. 自己看吧 eerom的.39. DOS下的TCP/IP源代码,可以做参考..40. 基于FPGA的SD控制器实现.目前实现读操作功能,可作参考..
标签： 五金手册
上传时间： 2013-06-01
上传用户：eeworm
近年来，随着多媒体技术、计算机网络与通信技术的的快速发展，传统的监控系统也不断向着新的发展方向进行着不断的更新与发展。进而随着嵌入式技术的出现以及人们对降低监控系统成本和提高可靠性的迫切需求，基于嵌入式系统的网络视频监控系统将成为新的研发热点。 本文的目的是把嵌入式技术与计算机网络技术相结合，构造一个性能稳定且具有较强处理能力的数字化远程视频监控系统。该监控系统以嵌入式Linux系统平台作为服务器端，服务器程序在其上以后台方式运行，等待监控系统环境中的客户机使用浏览器向其发送访问请求，实现在局域网乃至Internet网上对摄像头的远程控制。 文中把系统设计分为三大部分：系统硬件设计、嵌入式Linux在硬件平台的实现和系统软件设计。硬件设计部分首先提出了整个硬件系统的实现方案，接着详细介绍了S3C2410处理器与存储器、以太网控制器芯片以及USB和串口的接口电路设计；第二部分详细叙述了嵌入式Linux在本系统硬件平台的移植实现及应用程序的开发特点，重点讲述了本系统平台上Linux的引导加载程序Bootloader的设计过程；系统软件部分首先介绍了USB接口摄像头驱动在嵌入式Linux下的实现，重点讲述了Video4Linux下视频采集的实现，接着论述了如何实现图像的JPEG压缩，最后针对基于B/S模式的网络通信系统结构，详细阐述了网络通信的具体实现过程和方法。 最后在办公室局域网通过对系统测试，显示了系统运行结果，实现了利用局域网或Internet网对远程环境进行监控的功能。
上传时间： 2013-07-04
上传用户：lgnf
通用异步收发器(Universal Asynchronous Receiver Transmitter，UART)是一种能同时支持短距离和长距离数据传输的串行通信接口，被广泛应用于微机和外设之间的数据交换。像8251、NS8250、NS16550等都是常用的UART芯片，但是这些专用的串行接口芯片的缺点是数据传输速率比较慢，难以满足高速率数据传输的场合，而更重要的就是它们都具有不可移植性，因此要利用这些芯片来实现PC机和FPGA芯片之间的通信，势必会增加接口连线的复杂程度以及降低整个系统的稳定性和有效性。 本课题就是针对UART的特点以及FPGA设计具有可移植性的优势，提出了一种基于FPGA芯片的嵌入式UART设计方法，其中主要包括状态机的描述形式以及自顶向下的设计方法，利用硬件描述语言来编制UART的各个子功能模块以及顶层模块，之后将其集成到FPGA芯片的内部，这样不仅能解决传统UART芯片的缺点而且同时也使整个系统变得更加具有紧凑性以及可靠性。 本课题所设计的LIART支持标准的RS-232C传输协议，主要设计有发送模块、接收模块、线路控制与中断仲裁模块、Modem控制模块以及两个独立的数据缓冲区FIFO模块。该模块具有可变的波特率、数据帧长度以及奇偶校验方式，还有多种中断源、中断优先级、较强的抗干扰数据接收能力以及芯片内部自诊断的能力，模块内分开的接收和发送数据缓冲寄存器能实现全双工通信。除此之外最重要的是利用IP模块复用技术设计数据缓冲区FIFO，采用两种可选择的数据缓冲模式。这样既可以应用于高速的数据传输环境，也能适合低速的数据传输场合，因此可以达到资源利用的最大化。 在具体的设计过程中，利用Synplify Pro综合工具、ModelSim仿真工具、ISE集成的软件开发环境中对各个功能模块进行综合优化、仿真验证以及下载实现。各项数据结果表明，本课题中所设计的UART满足预期设计目标。
上传时间： 2013-08-02
上传用户：rocketrevenge
人脸自动识别技术是模式识别、图像处理等学科的一个最热门研究课题之一。随着社会的发展,各方面对快速有效的自动身份验证的要求日益迫切，而人脸识别技术作为各种生物识别技术中最重要的方法之一，已经越来越多的受到重视。对于具有实时，快捷，低误识率的高性能算法以及对算法硬件加速的研究也逐渐展开。 本文详细分析了智能人脸识别算法原理，发展概况和前景，包括人脸检测算法，人眼定位算法，预处理算法，PCA和ICA 算法，详细分析了项目情况，系统划分，软硬件平台的资源和使用。并在ISE软件平台上，用硬件描述语言(verilog HDL)对算法部分严格按照FPGA代码风格进行了RTL 硬件建模，并对C++算法进行了优化处理，通过仿真与软件算法结果进行比对，评估误差，最后在VirtexII Pro FPGA 上进行了综合实现。 主要研究内容如下： 首先，对硬件平台xilinx的VirtexII Pro FPGA 上的系统资源进行了描述和研究，对存储器sdram,RS-232 串口，JTAG 进行了研究和调试，对Coreconnect的OPB总线仲裁机理进行了两种算法的比较，RTL 设计，仿真和综合。利用ISE和VC++软件平台，对verilog和C++算法进行同步比较测试，使每步算法对应正确的结果。对软硬件平台的合理使用使得在项目中能尽可能多的充分利用硬件资源，制板时正确选型，以及加快设计和调试进度。其次，对人脸识别算法流程中的人脸检测，人眼定位，预处理，识别算法分别进行了比较研究，选取其中各自性能最好的一种算法对其原理进行了分析讨论。人脸检测采用adaboost 算法，因其速度和精度的综合性能表现优异。人眼定位采用小块合并算法，因为它具有快速，准确，弱时实的特点。预处理算法采用直方图均衡加平滑的算法，简单，高效。 识别算法采用PCA 加ICA 算法，它能最大的弱化姿态和光照对人脸识别的影响。 最后，使用Verilog HDL 硬件描述语言进行算法的RTL 建模，在C++算法的基础上，保证原来效果的前提下，根据FPGA 硬件特点对算法进行了优化。视频输入输出是人脸识别的前提，它提供FPGA 上算法需要处理的数据，预处理算法在C++算法的基础上进行了优化，最大的减少了运算量，提高了运算速度，16 位计算器模块使得在算法实现时可以根据系统要求，在FPGA的ip 核和自己设计的模块之间选择性能更好的一个来调用，FIFO的设计提供同步和异步时钟域的数据缓存。设计在ISE和VC++软件平台同时进行，随时对verilog和C++数据进行监测和比对。全部设计模块通过仿真，达到预定的性能要求，并在FPGA 上综合实现。
上传时间： 2013-07-13
上传用户：李梦晗
视频监控一直是人们关注的应用技术热点之一，它以其直观、方便、信息内容丰富而被广泛用于在电视台、银行、商场等场合。在视频图像监控系统中，经常需要对多路视频信号进行实时监控，如果每一路视频信号都占用一个监视器屏幕，则会大大增加系统成本。视频图像画面分割器主要功能是完成多路视频信号合成一路在监视器显示，是视频监控系统的核心部分。 传统的基于分立数字逻辑电路甚至DSP芯片设计的画面分割器的体积较大且成本较高。为此，本文介绍了一种基于FPGA技术的视频图像画面分割器的设计与实现。 本文对视频图像画面分割技术进行了分析，完成了基于ITU-RBT.656视频数据格式的画面分割方法设计；系统采用Xilinx公司的FPGA作为核心控制器，设计了视频图像画面分割器的硬件电路，该电路在FPGA中，将数字电路集成在一起，电路结构简洁，具有较好的稳定性和灵活性；在硬件电路平台基础上，以四路视频图像分割为例，完成了I2C总线接口模块，异步FIFO模块，有效视频图像数据提取模块，图像存储控制模块和图像合成模块的设计，首先，由摄像头采集四路模拟视频信号，经视频解码芯片转换为数字视频图像信号后送入异步FIFO缓冲。然后，根据画面分割需要进行视频图像数据抽取，并将抽取的视频图像数据按照一定的规则存储到图像存储器。最后，按照数字视频图像的数据格式，将四路视频图像合成一路编码输出，实现了四路视频图像分割的功能。从而验证了电路设计和分割方法的正确性。 本文通过由FPGA实现多路视频图像的采集、存储和合成等逻辑控制功能，I2C总线对两片视频解码器进行动态配置等方法，实现四路视频图像的轮流采集、存储和图像的合成，提高了系统集成度，并可根据系统需要修改设计和进一步扩展功能，同时提高了系统的灵活性。
上传时间： 2013-04-24
上传用户：gundan
