随着ASIC设计规模的增长，功能验证已成为整个开发周期的瓶颈。传统的基于软件模拟和硬件仿真的逻辑验证方法已难以满足应用的要求，基于FPGA组的原型验证方法能有效缩短系统的开发周期，可提供更快更全面的验证。由于FPGA芯片容量的增加跟不上ASIC设计规模的增长，单芯片已无法容纳整个设计，所以常常需要对设计进行逻辑分割，将子逻辑块映射到FPGA阵列中。 本文对逻辑验证系统的可配置互连结构和ASIC逻辑分割算法进行了深入的研究，提出了FPGA阵列的非对称可配置互连结构。与现有的对称互连结构相比，该结构能提供更多的互连通道，可实现对I/O数量、电平类型和互连路径的灵活配置。 本文对逻辑分割算法进行了较深入的研究。针对现有的两类分割算法存在的不足，提出并实现了基于设计模块的逻辑分割算法，该算法有三个重要特征：1)基于设计代码；2)以模块作为逻辑分割的最小单位；3)使用模块资源信息指导逻辑分割过程，避免了设计分割过程的盲目性，简化了逻辑分割过程。 本文还对并行逻辑分割方法进行了研究，提出了两种基于不同任务分配策略的并行分割算法，并对其进行了模拟和性能分析；验证了采用并行方案对ASIC逻辑进行分割和映射的可行性。 最后基于改进的芯片互连结构，使用原型系统验证方法对某一大规模ASIC设计进行了逻辑分割和功能验证。实验结果表明，使用改进后的FPGA阵列互连结构可以更方便和快捷地实现ASIC设计的分割和验证，不但能显著提高芯片间互连路径的利用率，而且能给逻辑分割乃至整个验证过程提供更好的支持，满足现在和将来大规模ASIC逻辑验证的需求。
上传时间： 2013-06-12
上传用户：极客
甚短距离传输(VSR)是一种用于短距离(约300 m～600m)内进行数据传输的光传输技术.它主要应用于网络中的交换机、核心路由器(CR)、光交叉连接设备(OXC)、分插复用器(ADM)和波分复用(WDM)终端等不同层次设备之间的互连,具有构建方便、性能稳定和成本低等优点,是光通信技术发展的一个全新领域,逐渐成为国际通用的标准技术,成为全光网的一个重要组成部分. 本文深入研究了VSR并行光传输系统,完成了VSR技术的核心部分--转换器子系统的设计与实现,使用现场可编程阵列FPGA(Field Programmable GateArray)来完成转换器电路的设计和功能实现.深入研究现有VSR4-1.0和VSR4-3.0两种并行传输标准,在其技术原理的基础上,提出新的VSR并行方案,提高了多模光纤带的信道利用率,充分利用系统总吞吐量大的优势,为将来向更高速率升级提供了依据.根据万兆以太网的技术特点和传输要求,提出并设计了用VSR技术实现局域和广域万兆以太网在较短距离上的高速互连的系统方案,成功地将VSR技术移植到万兆以太网上,实现低成本、构建方便和性能稳定的高速短距离传输. 本文所有的设计均在Altera Stratix GX系列FPGA的EP1SGX25F1020C7上实现,采用Altera的Quartus Ⅱ开发工具和 Verilog HDL硬件描述语言完成了VSR4-1.0转换器集成电路和万兆以太网的SERDES的设计和仿真,并给出了各模块的电路结构和仿真结果.仿真的结果表明,所有的设计均能正确的实现各自的功能,完全能够满足10Gb/s高速并行传输系统的要求.
上传时间： 2013-07-14
上传用户：han0097
码分多址(CDMA)通信方式以其特有的抗干扰性、多址能力和多径分集能力，而成为第三代移动通信系统的主要技术。其中Rake接收技术是CDMA系统中的一项关键技术。随着通信技术的迅猛发展，Rake接收技术以其有效的抗衰落的能力一直是人们研究的热点。人们不断的对传统的Rake接收机进行改进，获得性能更佳的Rake接收机。FPGA技术的快速发展，也很大的改变了传统的数字系统设计的方法。FPGA以其庞大的规模、开发过程投资小、开发周期短、保密性好等优点，为人们对Rake接收机的研究提供了方便。 本文旨在设计一种功耗低、硬件实现相对简单的Rake接收机结构。首先，本文介绍了Rake接收的相关理论，对Rake技术的抗衰落性能进行了分析，然后，对各种Rake接收机进行了比较，最终提出了一种灵活配置的Rake接收机的改进方案，该方案采用了不同的缓冲器结构，能够更多的节约硬件资源，整个接收机的功耗更低。最后利用VerilogHDL语言对其中的主要模块进行编程设计，并在Xilinx公司的集成开发工具ISE6.1中进行仿真，仿真平台为Spartan-3系列中的XC3S1000芯片。仿真结果表明了所设计模块的正确性。所设计模块具有良好的可移植性，能够被相关的系统调用，本文所做工作有一定的实际意义。
上传时间： 2013-06-21
上传用户：gaorxchina
本文首先对目前使用比较多的几种扩频调制方式：BPSK调制方式、QPSK调制方式、CCK调制方式、MBOK调制方式进行了介绍，并从误码率、处理增益、频带利用率等方面对它们进行了比较，重点讨论了MBOK调制方式的优越性能。然后研究了MBOK调制方式的扩频和解扩方案，包括高速数据进行串并转换、扩频、伪码同步、解扩等。最后，以Altera公司的MAXPLUSⅡ开发系统为平台，对系统的各个部分进行了模块化设计，并进行了软件仿真，仿真结果表明，设计达到了预定的要求。
上传时间： 2013-05-15
上传用户：dancnc
本文主要阐述基于FPGA对IEEE802.3快速以太网MAC层功能的实现.首先介绍了以太网协议以及快速以太网接入无源光网EPON的原理,然后重点阐述了MAC层的FPGA设计、仿真及测试.先总体介绍了对整个MAC系统的内部结构、模块划分,再对各个模块的设计进行了详细的描述,接着介绍了开发环境和验证工具,之后给出了测试方案,验证数据、实现结果及时序仿真波形图.最后是对下一步将设计的MAC IP应用于EPON的MAC层协议进行了研究分析,通过数学推导和实例给出了MPCP的DBA算法,并讨论了在MAC核中添加MPCP协议的实现方法.
上传时间： 2013-06-10
上传用户：时代将军
工业X-CT（X-ray Computed Tomography）无损检测技术是以不损伤或者破坏被检测对象的一种高新检测技术，被誉为最佳的无损检测手段，在无损检测领域日益受到人们的青睐。近年来，各国都在投入大量的人力、物力对其进行研究与开发。 目前，工业CT主要采用第二代和第三代扫描方式。在工业CT第三代扫描方式中，扫描系统仅作“旋转”运动，控制系统比较简单。对此，我国已取得了可喜的成绩。然而，对工业CT系统中的二代扫描运动控制系统，即针对“平移+旋转”运动的控制系统的研究，我国已有采用，但与发达国家相比，还存在较大的差距。二代扫描方式与其它扫描方式相比，具有对被检物的尺寸没有要求，且能够对感兴趣的检测区域进行局部扫描的独特优点。同时X光源的射线出束角较小（一般小于20°），因此在工业X-CT系统主要采用二代扫描运动控制。有鉴于此，本论文结合有关科研项目，开展了工业X-CT二代扫描控制系统的研究。 论文首先介绍了工业X-CT系统的工作原理和各种扫描运动控制方式的特点，阐述了开展二代扫描控制的研究目的和意义。其次，根据二代扫描控制的特点，提出了“在优先满足工业X-CT二代扫描控制的基础上，力求实现对工业X-CT扫描运动的通用控制，使其能同时支持一、三代扫描方式”的设计思想。据此，研究确立了基于单片机AT89LV52及FPGA芯片EP1C3T100C8的运动控制架构，以实现二代扫描控制系统的设计方案。论文详细介绍了可编程逻辑器件FPGA的工作原理和开发流程，并对其相关开发环境QuartusII4.1作了阐述。结合运动控制系统的硬件设计，详细介绍了各功能模块的具体设计过程，给出了相关的设计原理框图和实际运行波形。并制作了相应的PCB板，调试了整个硬件控制系统。最后，论文还详细研究了利用VisualC++6.0来完成上位机控制软件的设计，给出了运动控制主界面及扫描运动控制功能软件设计的流程图。 论文对整个运动控制系统采用的经济型的开环控制技术所带来的不利影响，分析研究了增加步进电机的细分数以提高扫描精度的可能性，并对所研究的控制系统在调试过程中出现的一些问题及解决方案作了简要的分析，提出了一些完善方法。
上传时间： 2013-04-24
上传用户：stella2015
本文提出了一种适合于嵌入式SoC的USB器件端处理器的硬件实现结构。并主要研究了USB器件端处理器的RTL级实现及FPGA原型验证、和ASIC实现研究，包括从模型建立、算法仿真、各个模块的RTL级设计及仿真、FPGA的下载测试和ASIC的综合分析。它的速度满足预定的48MHz，等效门面积不超过1万门，完全可应用于SOC设计中。 本文重点对嵌入式USB器件端处理器的FPGA实现作了研究。为了准确测试本处理器的运行情况，本文应用串口传递测试数据入FPGA开发板，测试模块读入测试数据，发送入PC机的主机端。通过NI-VISA充当软件端，检验测试数据的正确。
上传时间： 2013-07-24
上传用户：1079836864
作者研究了当前流行的缩放算法，对图像纹理相关性大小和边缘方向的判断上提出了一种新的方法，并在此基础上发展了一套适用于数字视频芯片的图像缩放算法。仿真结果表明此算法由优于目前流行的图像缩放算法。 介绍了FPGA的开发工作大致可以分为设计和验证两大部分，在具体开发流程上可以根据要求灵活控制。缩放芯片的开发可以分为：芯片结构设计、时钟系统设计、存储器读写控制、IP核复用设计、计算精度控制等方面的电路设计。在设计完成各级子模块以后拼接各子模快完成整个缩放模块的设计。通过测试发现设计中存在的缺陷，修改再测试，最终完成整个模块的设计。
上传时间： 2013-05-31
上传用户：tdyoung
本文对G.729语音编码算法的基本原理和实现系统开发方面进行了深入研究。针对G.729语音编码算法在实际应用中存在的一些问题，在大量分析和实验的基础上，提出了新的改进算法。G.729语音编码算法硬件实现方面，国内外现在主要以DSP为实现平台，这是由于DSP以其卓越的运算能力为数字语音信号处理领域的研究及开发提供了有力的工具。但G.729语音编码算法具有计算复杂和数据存储量大的固有缺陷，随着通信量的不断增加和服务的扩展，对G.729语音编码实时性的要求也越来越高。随着微电子制造工艺的发展，越来越多的语音编码平台采用DSP与FPGA或MCU相互结合的系统，通过进行软硬件协同设计提高编码效率。
上传时间： 2013-06-30
上传用户：ccclll
本文分析了误码仪系统需求,制定出误码仪由误码测试子系统和人机界面子系统构成的总体结构图.提出采用FPGA进行误码测试子系统模块设计,提高了系统功能扩展性和系统的集成度,使用嵌入式操作系统进行系统应用软件设计提高系统实时性.研究了传统误码仪在误码测试子系统上设计方法,给出了伪随机码、人工码、误码插入、误码计算模块的设计原理,介绍了带同步保护的同步判决模块的设计方法,采用数据复合和数据分解技术,实现了高速人工码发送以及误码测试,还制定了子系统间的通信协议.设计了人机界面子系统硬件电路图,并详细介绍了人机界面子系统中显示模块、实时时钟模块、数据存储模块、串行RS232通信模块、键盘接口模块的硬件设计及其驱动程序的开发.介绍了Small RTOS51嵌入式操作系统的特点,运行条件,重要概念以及移植方法,提出了使用Small RTOS51嵌入式操作系统的原因.分析了系统应用软件需求,给出了基于Small RTOS51嵌入式操作系统任务创建方法,以及任务调度关系,详细介绍了各任务执行流程图.
上传时间： 2013-07-10
上传用户：yolo_cc
