开关时序优化

开关时序优化技术资料下载专区，收录7,375份相关技术文档、开发源码、电路图纸等优质工程师资源，全部免费下载。

共 7,375 份资源

开关时序优化 全部资料 7,375 份

PDF文档

一款灵活、交互式的时域分析和图示工具。适用于数字集成电路和印刷电路板设计。 Forte Design Systems公司的Chronology部门发布了新版本的TimingDesigner交互式时序分...

1 次
PDF文档

All XC9500XL CPLDs have a uniform architecture and anidentical timing model, making them very ea...

7 次
PDF文档

时序电路测试生成算法产生的向量存在冗余。针对此问题提出一种压缩算法，减少测试序列的总长度，从而减少了仿真的时间和ATE 设备的测试的时间，加速了测试的流程。实验结果表明，这种方法实现了较高的压缩效率，...

8 次
PDF文档

针对多方分别拥有一部分数据记录，并想在不泄露自己隐私数据的情况下联合对各自的时序序列进行分割的问题，提出基于半可信第三方的隐私保护的时序规则分布挖掘方法。将联合计算时序规则各频度的问题转化成多方秘密比...

6 次
PDF文档

All XC9500XL CPLDs have a uniform architecture and anidentical timing model, making them very ea...

8 次
PDF文档

随着集成电路设计水平的进步，电路规模日益增大，电路设计的时间越米越多的耗费在电路的验证问题上。传统的基于模拟的验证逐渐不能满足验证的需要，形式验证方法作为传统模拟验证方法的补充成为研究的热点。等价验证...

1 次

开关时序优化技术资料简介

开关时序优化是电子工程领域的重要技术方向。本页面汇集了7,375份开关时序优化相关的技术资料，包括技术文档（PDF手册、Datasheet）等多种类型，均可免费下载。

无论您是在校学生还是资深工程师，都可以在虫虫下载站找到高质量的开关时序优化学习资料和开发参考文档。我们持续更新内容，确保资料的时效性和专业性。

相关技术领域： Verilog_HDL 时序 ISE DDR SDRAM 控制器时序分析 数字电路 时序图 9500 XC XL 时序电路 向量