矿用隔爆馈电开关是煤矿井下配电系统的关键设备，用于含有瓦斯或煤尘等爆炸危险环境的矿井中，控制和保护低压供电网络。其性能好坏直接影响着煤矿井下的生产安全和生产效率。 论文将嵌入式网络控制系统应用到馈电开关中，通过对矿山供电系统工作原理、真空馈电开关工作原理以及基于EasyARM2200(Philips LPC2210为处理器、ARM7为内核)嵌入式网络控制系统的研究，实现了总体网络拓扑结构的设计和智能馈电开关控制系统硬件电路的设计；通过对嵌入式实时操作系统的移植、嵌入式TCP/IP协议栈的实现和移植以及基于C/S模式下的套接字编程等的研究和分析，完成了监控主机与嵌入式系统的通信软件和保护控制算法的应用程序的编写，从而实现了矿井地面监控主机与井下嵌入式系统馈电开关的快速通信，解决了地面监控主机对井下馈电回路及电气开关的远程智能监控的难题，设计完成了一套集实时保护控制和远程监控功能于-身的智能型馈电开关网络控制系统。
上传时间： 2013-05-21
上传用户：a937518043
EDA课程设计报告(交通信号控制器的VHDL的设计)，vhdl语言！！1
上传时间： 2013-06-23
上传用户：坏坏的华仔
USB2．0接口和基于ARM核的SOC系统的应用已经非常广泛，特别在电子消费类领域。包含USB2,0接口的ARM系统则更是市场的需求。本文介绍一种基于ARM核的USB2,0接口IP(AHB_USB2.0)的设计，主要对其中的串行接口引擎(SIE)的设计进行讨论。 该 AHB_USB2.0 IP核支持USB2.0协议，并兼容USB1.1协议；支持AMBA2.0协议和UTMI 1.05协议。该IP核一侧通过UTMI接口或ULPI接口的PHY与USB2.0主机端进行通信；另一侧则通过AHB总线与ARM相连。 AHB_USB2.0 IP核在硬件上分为三个大模块：ULPI模块(ULPI)、串行接口引擎(SIE)模块和AHB总线接口模块(AHB)。ULPI模块实现了UTMI接口转ULPI接口。串行接口引擎(SIE)模块为USB2.0的数据链路层协议处理模块，为整个IP核的核心部分，进一步分为四个子模块——GLC(全局控制模块)，PIE(PHY接口处理引擎)，SIF(系统接口逻辑)和EPB(端点缓冲模块)。GLC模块负责整个IP的复位控制，IP时钟的开关提示等；PIE模块负责处理USB的事务级传输，包括组包解包等；SIF模块负责协议相关寄存器组和端点缓冲区的读写，跨时钟域信号的处理和PIE所需的控制信号的产生；AHB模块负责IP核与ARM通信和DMA功能的实现。 该IP核的软件设计遵循USB协议，Bulk Only协议和UFI协议，由外挂ARM实现USB设备命令和UFI命令的解析，并执行相应的操作。设计了IP核与ARM之间的多种数据传输方法，通过软件实现常规数据读写访问、内部DMA或外部DMA等多种方式的切换。 本IP已经通过EDA验证和FPGA测试，并且已经在内嵌ARM核的FPGA系统上实现了多个U盘。这个FPGA系统的正确工作，证明了AHB_USB2.01P核设计是正确的。
上传时间： 2013-05-17
上传用户：qqoqoqo
软开关技术是电力电子装置向高频化、高功率密度化发展的关键技术，已成为现代电力电子技术研究的热点之一。微处理器的出现促进了电力电子变换器的控制技术从传统的模拟控制转向数字控制，数字控制技术可使控制电路大为简化，并能提高系统的抗干扰能力、控制灵活性、通用性以及智能化程度。本文提出了一种利用耦合输出电感的新型次级箝位ZVZCS PWM DC/DC变换器，其反馈控制采用数字化方式。 论文分析了该新型变换器的工作原理，推导了变换器各种状态时的参数计算方程；设计了以ARW芯片LPC2210为核心的数字化反馈控制系统，通过软件设计实现了PWM移相控制信号的输出；运用Pspice9.2软件成功地对变换器进行了仿真，分析了各参数对变换器性能的影响，并得出了变换器的优化设计参数；最后研制出基于该新型拓扑和数字化控制策略的1千瓦移相控制零电压零电流软开关电源，给出了其主电路、控制电路、驱动电路、保护电路及高频变压器等的设计过程，并在实验样机上测量出了实际运行时的波形。 理论分析与实验结果表明：该变换器拓扑能实现超前桥臂的零电压开关，滞后桥臂的零电流开关；采用ARM微控制器进行数字控制，较传统的纯模拟控制实时反应速度更快、电源稳压性能更好、外围电路更简单、设计更灵活等，为实现智能化数字电源创造了基础，具有广泛的应用前景和巨大的经济价值。
上传时间： 2013-08-03
上传用户：cc1
直接数字合成(DDS)技术采用全数字的合成方法，所产生的信号具有频率分辨率高、频率切换速度快、频率切换时相位连续、输出相位噪声低和可以产生任意波形等诸多优点。本文研究的是一种基于DDS/FPGA的多波形信号源系统，其中，DDS技术是其核心技术。DDS可以精确地控制合成信号的三个参量：幅度、相位以及频率，因此利用DDS技术可以合成任意波形。但因其数字化合成的固有特点，使其输出信号中存在大量杂散信号。杂散信号的主要来源是：相位截断带来的杂散信号；幅度量化带来的杂散信号；DAC的非线性特性带来的杂散信号。这些杂散信号严重影响了合成信号的频谱纯度。因此抑制这些杂散信号是提高合成信号谱质的关键。 本文在研究各种抑制DDS杂散技术的基础上，提出了中和加扰技术，这可以在很大程度上减小杂散对DDS输出信号谱质的影响。 EP1S808956C6是一款高性能的FPGA芯片，其超强的数据处理能力十分适合应用于DDS多波形信号源的开发。在QuartusⅡ平台下运用Verilog HDL语言和原理图设计可以很方便地应用各种抑制杂散信号的方法来提高输出信号的谱质。 结合高速DDS技术和FPGA两者的优点，本文设计了一种基于DDS/FPGA的多波形信号源，它能完成正弦波、余弦波、三角波、锯齿波、方波、AM、SSB、FM、2ASK、2FSK、π/4-QDPSK等多种信号。使得所设计的信号源可以适应多种不同的工作环境，给工作带了方便。
上传时间： 2013-07-27
上传用户：sc965382896
分析了开关电源电磁骚扰的机理，提出相应的抑制措施。讨论了电磁兼容设计中需要加以注意的问题。关键词：开关电源；电磁兼容；电磁骚扰；耦合通道Electromagnetic Compatib
上传时间： 2013-07-01
上传用户：vendy
随着频率合成理论和高速大规模集成电路的发展，信号发生器作为一类重要的仪器，在通信、检测、导航等领域有着广泛的应用。特别是在高压电力系统的检测领域，常常需要模拟电网谐波的标准信号源对检测设备的性能进行校验，例如高压电力线路的相位检测，避雷器的性能检测，用户电能表的性能校验等。为此，本文围绕一种新型的参数可调谐波信号发生器进行了研究和设计，课题得到了常州市科技攻关项目的资助。 本文首先论述了频率合成技术的发展，并将直接数字频率合成技术与传统的频率合成技术进行了比较。然后深入研究了DDS的工作原理和基本结构，从频域角度分析了理想参数和实际参数两种情况下DDS的输出频谱。在此基础上，详细分析了引起输出杂散的三个主要因素，并对DDS的杂散抑制方法进行了仿真研究。最后对参数可调谐波信号发生器进行了软硬件设计。 在系统设计的过程中，本文以Altera公司的FPGA芯片EPF10K70RC240-2为核心，利用开发工具MAX+PLUSⅡ并结合硬件描述语言VHDL设计了一种频率、相位、幅度、谐波比例可调的谐波信号发生器。详细阐述了该信号发生器的体系结构，并进行了软硬件的设计和具体电路的实现。实验结果表明，系统的性能指标均达到了设计要求，且具有使用简单、集成度高等特点。
上传时间： 2013-05-20
上传用户：qulele
本课题深入分析了GPS软件接收机基于FFT并行捕获算法并详细阐述了其FPGA的实现。相比于其它的捕获方案，该方案更好地满足了信号处理实时性的要求。 论文的主体部分首先简单分析了扩频通信系统的基本原理，介绍了GPS系统的组成，详细阐述了GPS信号的特点，并根据GPS信号的组成特点介绍了接收机的体系结构。其次，通过对GPS接收机信号捕获方案的深入研究，确定了捕获速度快且实现复杂度不是很高的基于FFT的并行捕获方案，并对该方案提出了几点改进的措施，根据前面的分析，提出了系统的实现方案，利用MATLAB对该系统进行仿真，仿真的结果充分的验证了方案的可行性。接着，对于捕获环节中的核心部分—FFT处理器，设计中没有采用ALTERA提供的IP核，独立设计实现了基于FPGA的FFT处理器，并通过对一组数据在MATLAB中运算得到结果和FPGA输出结果相对比，可以验证该FFT处理器的正确性。再次重点分析了GPS接收机并行捕获部分的FPGA具体实现，通过捕获的FPGA时序仿真波形，证明了该系统已经能成功地捕获到GPS信号。最后，对全文整个研究工作进行总结，并指出以后继续研究的方向。 本课题虽然是对于GPS接收机的研究，但其原理与GALILEO、北斗等导航系统的接收机相近，因此该课题的研究对我国卫星导航事业的发展起到了积极的推动作用。
上传时间： 2013-05-29
上传用户：ice_qi
频率合成技术广泛应用于通信、航空航天、仪器仪表等领域，目前，常用的频率合成技术有直接频率合成、锁相频率合成和直接数字频率合成(DDS)等。其中DDS是一种新的频率合成方法，是频率合成的一次革命。全数字化的DDS技术由于具有频率分辨率高、频率切换速度快、相位噪声低和频率稳定度高等优点而成为现代频率合成技术中的佼佼者。随着数字集成电路、微电子技术和EDA技术的深入研究，DDS技术得到了飞速的发展。 DDS是把一系列数字量化形式的信号通过D/A转换形成模拟量形式的信号的合成技术。主要是利用高速存储器作查寻表，然后通过高速D/A转换产生已经用数字形式存入的正弦波(或其它任意波形)。一个典型的DDS系统应包括以下三个部分：相位累加器可以时钟的控制下完成相位的累加；相位一幅度码转换电路一般由ROM实现；D/A转换电路，将数字形式的幅度码转换成模拟信号。 现场可编程门阵列(FPGA)设计灵活、速度快，在数字专用集成电路的设计中得到了广泛的应用。本论文主要讨论了如何利用FPGA来实现一个DDS系统，该DDS系统的硬件结构是以FPGA为核心实现的，使用Altera公司的Cyclone系列FPGA。 文章首先介绍了频率合成器的发展，阐述了基于FPGA实现DDS技术的意义；然后介绍了DDS的基本理论；接着介绍了FPGA的基础知识如结构特点、开发流程、使用工具等；随后介绍了利用FPGA实现直接数字频率合成(DDS)的原理、电路结构、优化方法等。重点介绍DDS技术在FPGA中的实现方法，给出了部分VHDL源程序。采用该方法设计的DDS系统可以很容易地嵌入到其他系统中而不用外接专用DDS芯片，具有高性能、高性价比，电路结构简单等特点；接着对输出信号频谱进行了分析，特别是对信号的相位截断误差和幅度量化误差进行了详细的讨论，由此得出了改善系统性能的几种方法；最后给出硬件实物照片和测试结果，并对此作了一定的分析。
上传时间： 2013-04-24
上传用户：yx007699
现场可编程门阵列(FPGA)是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的,它结合了微电子技术、电路技术和EDA(Electronics Design Automation)技术。随着它的广泛应用和快速发展,使设计电路的规模和集成度不断提高,同时也带来了电子系统设计方法和设计思想的不断推陈出新。 随着数字电子技术的发展,数字信号处理的理论和技术广泛的应用于通讯、语音处理、计算机和多媒体等领域。离散傅立叶变换(DFT)作为数字信号处理中的基本运算,发挥着重要作用。而快速傅里叶变换(FFT)算法的提出,使离散傅里叶变换的运算量减小了几个数量级,使得数字信号处理的实现变得更加容易。FFT已经成为现代数字信号处理的核心技术之一,因此对FFT算法及其实现方法的研究具有很强的理论和现实意义。 本文主要研究如何利用FPGA实现FFT算法,研制具有自主知识产权的FFT信号处理器。该设计采用高效基-16算法实现了一种4096点FFT复数浮点运算处理器,其蝶形处理单元的基-16运算核采用两级改进的基-4算法级联实现,仅用8个实数乘法器就可实现基-16蝶形单元所需的8次复数乘法运算,在保持处理速度的优势下,比传统的基-16算法节省了75％的乘法器逻辑资源。 在重点研究处理器蝶形单元设计的基础上,本文完成了整个FFT处理器电路的FPGA设计。首先基于对处理器功能和特点的分析,研究了FFT算法的选取和优化,并完成了处理器体系结构的设计；在此基础上,以提高处理器处理速度和减小硬件资源消耗为重点研究了具体的实现方案,完成了1.2万行RTL代码编程,并在XILINX公司提供的ISE 9.1i集成开发环境中实现了处理器各个模块的RTL设计：随后,以XILINX Spartan-3系列FPGA芯片xc3S1000为硬件平台,完成了整个FFT处理器的电路设计实现。 经过仿真验证,本文所设计的FFT处理器芯片运行速度达到了100MHz,占用的FPGA门数为552806,电路的信噪比可以达到50dB以上,达到了高速高性能的设计要求。
上传时间： 2013-04-24
上传用户：科学怪人
