引言开关电源（SMPS：Switch Mode Power Supply）是利用现代电力电子技术，控制开关管开通和关断的时问比率，维持稳定输出电压的一种电源·非隔离式DC/DC变换具有六种基本拓扑结构：降压（Buck）变换器升压（Boost）变换器极性反转升降压（Buck2Boost）变换器Cuk（Boost2Buck 联）变换器Sepic变换器Zeta变换器[-1，与线性电源相比，开关电源具有体积小重量轻效率高自身抗干扰性强输出电压范围宽模块化等优点。LTspice IV是LT公司推出的SPICE电路仿真软件，具有集成电路图捕获和波形观测功能。LTspice IV内置新型SPIE元件，能快速进行SMPS交互式仿真，且无元件或节点数目的限制.LTspice IV虽然与开关模式电源设计配合使用，但它并不是SMPS专用型SPICE软件，而是一款通用型SPICE-LTspice IV内置了LT公司新型SPARSE矩阵求解器，采用专有的并行处理方法，实现了对任务的高效并行处理"。
上传时间： 2022-06-26
上传用户：
将交流市电转换为低压直流的常规方法是采用变压器降压后再整流滤波,当受体积和成本等因素的限制时,最简单实用的方法就是采用电容降压式电源。
上传时间： 2013-06-17
上传用户：huyiming139
漏电是井下供电系统的主要故障形式，约占其总故障的70％左右，它不但导致人身触电事故，还会形成单相接地，进而发展成为相间短路，由此引发的电弧会造成瓦斯和煤尘爆炸。漏电保护器主要用来防止漏电火灾造成的经济损失和人身伤亡，因此得到广泛应用。 选择性漏电保护是指当电网发生漏电故障时，能够有选择地发出故障信号或切断故障支路电源，而非故障部分继续工作。从而减小故障停电范围，便于寻找漏电故障，缩短漏电停电时间，提高了供电的可靠性。 目前的矿井电网的选择性漏电保护系统主要采用零序电流大小及零序电流方向保护原理，这种原理在某一线路远远长于其他线路(即其分布电容与系统总的分布电容相差不大时)的情况下较难满足选择性的要求，保护装置可能发生拒动现象，不能很好的完成保护的目的。 本文在对井下电网漏电故障理论分析和仿真验证的基础上，提出了以dsPIC30F4012为核心，基于附加直流电源检测和零序功率方向的选择性漏电保护方案，介绍了基于这种选择性漏电保护方案的电网选择性漏电保护装置。该装置在总馈电开关处的漏电保护装置使用附加直流电源原理，在分支馈电开关处的漏电保护装置使用零序功率方向式保护原理，并且采用速度更快的PROFIBUS协议现场总线及光纤传输技术，使该选择性漏电保护装置的动作性能和抗干扰能力得到很大提升。
上传时间： 2013-06-13
上传用户：hongmo
TPS3510/1 能使个人计算机开关式电源系统的外部组件最小化TPS3510/1 提供保护电路电压指示器初始保护输出FPO 和PSON 控制过压保护OVP 监视3.3V,3V 和12V
上传时间： 2013-04-24
上传用户：wangchong
台达内部研发培训教程，相当专业，适合开发者学习
上传时间： 2013-04-24
上传用户：branblackson
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
还可以看【陶显芳】专辑
上传时间： 2013-11-12
上传用户：qiulin1010
UCD30xx 系列数字电源控制器包括UCD3040、UCD3020 以及UCD3028，主要应用在交直变换（AC/DC）电源和隔离的直直变换（DC/DC）电源上。数字电源和模拟电源原理是一样的，但数字电源所使用的值都是数字量，是模拟量离散化后的值，所以不可避免的精度会有所损失。观察UCD30xx 数字脉宽调制（DPWM）的下降沿，会发现在电源稳态运行时DPWM 下降沿有抖动现象（此时示波器用上升沿触发）；而根据环路带宽的不同，DPWM下降沿抖动范围也会不一样，带宽高抖动就大，带宽低抖动就小。对于大多数应用，这没有任何问题，但如果带宽要求很高，那么抖动范围就会比较大，严重时会引起变压器噪声超标。本文主要介绍如何利用外加模拟零极点的方法，在不降低系统带宽的同时降低DPWM抖动范围。
上传时间： 2013-11-14
上传用户：shen954166632
特点(FEATURES) 精确度0.1%满刻度 (Accuracy 0.1%F.S.) 可作各式数学演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A| (Math functioA+B/A-B/AxB/A/B/A&B(Hi&Lo)/|A|/etc.....) 16 BIT 类比输出功能(16 bit DAC isolating analog output function) 输入/输出1/输出2绝缘耐压2仟伏特/1分钟(Dielectric strength 2KVac/1min. (input/output1/output2/power)) 宽范围交直流两用电源设计(Wide input range for auxiliary power) 尺寸小,稳定性高(Dimension small and High stability)
上传时间： 2013-11-24
上传用户：541657925
单线电子开关有着广阔的应用前景：一方面它可以直接代换家居中非常普及的墙壁开关，安装和代换都很方便;另一方面还可以方便地实现遥控或智能控制。然而，正因为只有单线进出，在开关闭合时，开关两端电压几乎为零，电子开关的自身供电难以解决;况且又由于开关所控制的负载不确定性，使得这个问题难上加难。笔者设计并制作了一款单线电子开关的电源电路，巧妙的解决了这一难题。现介绍给大家。
上传时间： 2014-01-11
上传用户：tianjinfan
