重点描述了基于嵌入式Linux的STP模块的开发过程，深入分析了Linux内核的STP协议以及MGMT帧在内核的处理流程，并针对内核中STP协议存在的问题设计了适用于交换机的STP模块，以及STP模块在千兆以太网交换机软件系统中的应用。
上传时间： 2014-01-06
上传用户：小小小熊
描述了GPS与手持终端串口通信的方法，并在WinCE6.0操作系统下提取GPS的定位信息，采用NMEA-0183 通信协议中的RMC数据格式进行解析。简述了GIS概念，并介绍了GPS在GIS方面的应用。
上传时间： 2013-11-01
上传用户：kinochen
LWIP是TCP/IP协议栈的一种实现。LWIP的主要目的是减少存储器利用量和代码尺寸，使LWIP适合应用于小的、资源有限的处理器如嵌入式系统。为了减少处理器和存储器要求，lwIP可以通过不需任何数据拷贝的API进行裁减。
上传时间： 2014-12-30
上传用户：oojj
GPRS、CDMA及现在很热门的3G网络都属于广域无线，这些通信方式具有覆盖范围广、组网灵活快捷、运行成本低等优点。被广泛应用于电力系统、工业监控、交通管理、气象、水处理、环境监控、金融证券、煤矿、石油等行业。DTU是基于上述无线网络的无线数传设备，其提供了一个透明的数据传输通道，用户无需了解复杂的TCP/IP、PPP等协议栈，即可让数据采集终端增加一个无线接口，实现远程无线的数据采集及数据监控。
上传时间： 2013-10-23
上传用户：xymbian
本文首先从无源光网络的原理出发，分析了目前几种PON技术，进行比较后指出了GPON的优势。然后阐述了GPON系统的结构、工作原理以及其协议规范，重点是TC层结构，描述了控制平面(C／M)和用户(U)平面协议栈。接下来介绍了ONU的分层功能模块，并依此提出了ONU的分层设计思想，将ONU端划分为物理媒介层(PMD)、传输汇聚层(GTC)及管理控制层(OMCI)，在此基础上提出了ONU的整体设计方案及主要芯片选型。然后研究了ONU端汇聚(GTC)层接口，包括物理层接口，用户网络接口，管理控制接121和SDRAM接口，重点是使用Verilog编写用户网络控制接口和SDRAM接口控制器并进行仿真验证。最后对本文的工作和得到的结论进行总结，并明确了未来需要改进和展开的工作。
上传时间： 2014-12-30
上传用户：w230825hy
无线中继是一种接收其他站点无线信号, 并根据接收到的信号生成自身发射信号的装置, 下一代移动通信系统中会大量运用一种decode-forward 模式的无线中继。这种中继本身有相对简单的协议栈, 对接收信号进行解调和基带处理, 然后生成发射信号。根据中继协议栈的完备程度, 这种中继可以完成差错控制、功率调整、信道测量、干扰协调, 甚至有调度功能。本文主要介绍无线中继对移动通信系统的影响、应用场景、相关技术, 标准化组织和研究组织对其研究的进展。
上传时间： 2014-04-24
上传用户：micheal158235
第一章 引论 1．1 计算机网络和协议 1．1．1 计算机网络 1．1．2 协 议 1．1．3 计算机网络体系结构 1．2 局域网 1．2．1 概 述 1．2．2 局域网协议 1．3 现场总线 1．3．1 背景和发展 1．3．2 概念和主要特点 1．4 控制器局部网(CAN) 1．4．1 CAN的分层结构 1．4．2 逻辑链路控制(LLC)子层 1．4．3 媒体访问控制(MAC)子层 1．4．4 物理层 第二章 CAN控制器及有关器件
上传时间： 2013-10-12
上传用户：qwer0574
可编程逻辑器件（PLD）是嵌入式工业设计的关键元器件。在工业设计中，PLD已经从提供简单的胶合逻辑发展到使用FPGA作为协处理器。该技术在通信、电机控制、I/O模块以及图像处理等应用中支持 I/O 扩展，替代基本的微控制器 （MCU） 或者数字信号处理器 （DSP）。 随着系统复杂度的提高，FPGA还能够集成整个芯片系统（SoC），与分立的 MCU、DSP、ASSP，以及 ASIC解决方案相比，大幅度降低了成本。不论是用作协处理器还是SoC，Altera FPGA在您的工业应用中都具有以下优点： 1. 设计集成——使用FPGA作为协处理器或者SoC，在一个器件平台上集成 IP和软件堆栈，从而降低成本。 2. 可重新编程能力——在一个公共开发平台的一片 FPGA中，使工业设计能够适应协议、IP以及新硬件功能的发展变化。 3. 性能调整——通过FPGA中的嵌入式处理器、定制指令和IP模块，增强性能，满足系统要求。 4. 过时保护——较长的 FPGA 产品生命周期，通过 FPGA 新系列的器件移植，延长工业产品的生命周期，保护硬件不会过时。 5. 熟悉的工具——使用熟悉的、功能强大的集成工具，简化设计和软件开发、IP集成以及调试。
上传时间： 2013-11-18
上传用户：tb_6877751
【摘要】本文结合作者多年的印制板设计经验，着重印制板的电气性能，从印制板稳定性、可靠性方面，来讨论多层印制板设计的基本要求。【关键词】印制电路板；表面贴装器件；高密度互连；通孔【Key words】Printed Circuit Board；Surface Mounting Device；High Density Interface；Via一．概述印制板（PCB－Printed Circuit Board）也叫印制电路板、印刷电路板。多层印制板，就是指两层以上的印制板，它是由几层绝缘基板上的连接导线和装配焊接电子元件用的焊盘组成，既具有导通各层线路，又具有相互间绝缘的作用。随着SMT（表面安装技术）的不断发展，以及新一代SMD（表面安装器件）的不断推出，如QFP、QFN、CSP、BGA（特别是MBGA），使电子产品更加智能化、小型化，因而推动了PCB工业技术的重大改革和进步。自1991年IBM公司首先成功开发出高密度多层板（SLC）以来，各国各大集团也相继开发出各种各样的高密度互连（HDI）微孔板。这些加工技术的迅猛发展，促使了PCB的设计已逐渐向多层、高密度布线的方向发展。多层印制板以其设计灵活、稳定可靠的电气性能和优越的经济性能，现已广泛应用于电子产品的生产制造中。下面，作者以多年设计印制板的经验，着重印制板的电气性能，结合工艺要求，从印制板稳定性、可靠性方面，来谈谈多层制板设计的基本要领。
上传时间： 2013-10-08
上传用户：zhishenglu
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
