可以将通过ad转后后的数据,再fpga中实现并转串输出...
串并转换源代码.串 并转换源代码....
串并转换程序,由串行输出转换为4位的并行输出...
串并转换功能,采用VERILOG语言编写,包括测试文件,与大家分享,供大家参考...
该压缩文件使用VHDL编写了一个能实现串并转换的程序,使得犟串行输入的序列编程并行输出的序列...
加载登录表单中...
加载注册表单中...
加载表单中...
登录后即可使用!
确认要退出登录吗?
退出后需要重新登录才能下载资源