Verilog_HDL的基本语法详解（夏宇闻版）
Verilog_HDL的基本语法详解（夏宇闻版）:Verilog HDL是一种用于数字逻辑电路设计的语言。用Verilog HDL描述的电路设计就是该电路的Verilog HDL模型。Verilog HD...
并行进位技术资料
📦 资源总数：23251
📄 技术文档：1
💻 源代码：50396
🔌 电路图：1
🔥 并行进位热门资料
查看全部23251个资源 »基于FPGA的DDS IP核设计方案
以Altera公司的Quartus Ⅱ 7.2作为开发工具，研究了基于FPGA的DDS IP核设计，并给出基于Signal Tap II嵌入式逻辑分析仪的仿真测试结果。将设计的DDS IP核封装成为SOPC Builder自定义的组件，结合32位嵌入式CPU软核Nios II，构成可编程片上系统（S...
基于FPGA的多路高速串并转换器设计
高速串并转换器的设计是FPGA 设计的一个重要方面,传统设计方法由于采用FPGA 的内部逻辑资源来实现,从而限制了串并转换的速度。该研究以网络交换调度系统的FGPA 验证平台中多路高速串并转换器的设计为例,详细阐述了1 :8DDR 模式下高速串并转换器的设计方法和16 路1 :8 串并转换器的实现。...
以CP341为例的modbusRTU免狗主站功能块教程13年7月
问：为什么已经有了西门子官方的Modbus通信解决方案却还要选择免狗功能块？ 答：因为官方的价格有点贵、编程有点繁锁、功能过于简单！ 1、 官方ModbusRTU主站示例程序相对复杂，占用中间变量多，从站多时就显得相当繁琐。 2、 官方不支持CP340卡件的ModbusRTU通信； 3、 官方不支持...
基于PLC的双容水箱液位控制
关于PLC控制双水箱液位的！...
📄 并行进位技术文档
查看更多 »💻 并行进位源代码
查看更多 »📂 并行进位资料分类