并行译码全部资料 - 虫虫开发者社区

基于Verilog实现的DA并行架构，采用模块化设计提升可扩展性与复用性。支持高精度数据转换与实时处理，适用于数字信号处理及硬件加速场景。

2026-03-02 3 并行译码

多路并行扰码，比单路分别扰码节省大量资源，速度没有下降。

2014-01-18 35 并行译码

2016-06-09 125 并行译码

长码的并行捕获，研究长码捕获问题的朋友可以参考

2014-12-19 172 并行译码

2015-06-30 166 并行译码

2015-10-26 74 并行译码

ST7669的8位并行代码，应用于LCM的测试

2014-11-30 79 并行译码

并行通信概述与并行接口芯片介绍，重点介绍可编程输入输出接口芯片8255A—5

2023-10-09 8 并行译码

2013-12-24 164 并行译码

循序渐进讲解如何用Verilog实现并行CRC-32校验，支持32位数据输入，符合AAL5标准。涵盖设计思路与测试方法，适合深入理解通信协议中的校验机制。

2026-03-04 1 并行译码

并行译码