搜索结果
找到约 13,929 项符合
并行测试 的查询结果
按分类筛选
学术论文 基于FPGA的ADC并行测试方法研究.rar
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。 本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数 ...
学术论文 基于FPGA的ADC并行测试方法研究
高性能ADC产品的出现，给混合信号测试领域带来前所未有的挑战。并行ADC测试方案实现了多个ADC测试过程的并行化和实时化，减少了单个ADC的平均测试时间，从而降低ADC测试成本。本文实现了基于FPGA的ADC并行测试方法。在阅读相关文献的基础上，总结了常用ADC参数测试方法和测试流程。使用FPGA实现时域参数评估算法和频域参数 ...
单片机开发 usb的测试源码 PDIUSBD12 是一款性价比很高的USB 器件它通常用作微控制器系统中实现与微控制器进行通信的 高速通用并行接口它还支持本地的DMA 传输 这种实现USB 接口的标准组件使得设计
usb的测试源码 PDIUSBD12 是一款性价比很高的USB 器件它通常用作微控制器系统中实现与微控制器进行通信的 高速通用并行接口它还支持本地的DMA 传输 这种实现USB 接口的标准组件使得设计者可以在各种不同类型微控制器中选择出最合适的微控制器 这种灵活性减小了开发的时间风险以及费用通过使用已有的结构和减少固件上的投资 ...
VHDL/FPGA/Verilog 32位并行乘法器的测试文件
32位并行乘法器的测试文件，已经经过验证，可以直接使用
并行计算 1、PVM＆XPVM并行环境的配置与测试。 2、mandelbrot程序的并行化实现
1、PVM＆XPVM并行环境的配置与测试。
2、mandelbrot程序的并行化实现，并计算时间及加速比
VHDL/FPGA/Verilog 8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4 即4位的并行全加器
8*8乘法器及其测试：采用booth编码的乘法器：1． ultipler_quick_add_4
即4位的并行全加器，在这里主要起了两个作用：第一个是在求部分积单元时，当编码为3x时用来输出部分积；另外一个是在将部分积加起来时，求3到6位时所用到。
2． ultiplier_quick_add_5
即5位的并行全加器，这里用来分别计算积的7到11位和12到16位。
3 ...
并行计算 用于并行计算模式串匹配可以根据每个源程序代码附加的测试结果加深理解
用于并行计算模式串匹配可以根据每个源程序代码附加的测试结果加深理解
并行计算 编程测试并行平台MPI层的带宽和延迟： 单向通信时间简单表示为：t＝Latency＋Message_Size/Bandwidth 利用该方程得到系统的带宽和延迟
编程测试并行平台MPI层的带宽和延迟：
单向通信时间简单表示为：t＝Latency＋Message_Size/Bandwidth
利用该方程得到系统的带宽和延迟
并行计算 该源码使用MPI并行语言实现Cannon数值算法,在Linux下测试实现.需要配置多节点分布环境
该源码使用MPI并行语言实现Cannon数值算法,在Linux下测试实现.需要配置多节点分布环境
单片机开发 ST7920芯片的并行接口显示程序.下载进51就可以测试12864
ST7920芯片的并行接口显示程序.下载进51就可以测试12864