📚 并行控制技术资料

📦 资源总数:22449
💻 源代码:38566
🔌 电路图:1

🔥 并行控制热门资料

查看全部22449个资源 »

采用VHDL语言设计一个4通道的数据采集控制模块。系统的功能描述如下: 1.系统主时钟为100 MHz。 2.数据为16位-数据线上连续2次00FF后数据传输开始。 3.系统内部总线宽度为8位。 4.共有4个通道(ch1、ch2、ch3、ch4),每个通道配备100 Bytes的RAM,当存...

📅 👤 zycidjl

💻 并行控制源代码

查看更多 »
📂 并行控制资料分类