并串串技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
可以将通过ad转后后的数据,再fpga中实现并转串输出
串并转换源代码.串 并转换源代码.
串并口编程,可以直接控制端口
该压缩文件使用VHDL编写了一个能实现串并转换的程序,使得犟串行输入的序列编程并行输出的序列
用VHDL编写的并串转换和串并转换实例,希望对您有所帮助,其中输入数据是时钟的16倍
串并转换程序,由串行输出转换为4位的并行输出
串行转并行SerialtoParallelConverter
串并转换功能,采用VERILOG语言编写,包括测试文件,与大家分享,供大家参考
加载登录表单中...
加载注册表单中...
加载表单中...