采用PIC16F785单片机进行控制，设计并实现了一种新型的汽车用氙气前照灯镇流器。针对当前汽车用氙气前照灯镇流器产品效率低、可靠性差等方面的不足，采用单芯片控制、平面变压器、软开关和全贴片等技术，大幅度提高产品的可靠性，效率提高了4％。实验结果证明了该设计的可行性和有效性。
上传时间： 2013-10-21
上传用户：1184599859
与其他的隔离式拓扑相比，反激式转换器因其相对简单和成本低而在隔离式 DC/DC 应用中得到了广泛的运用。即使如此，设计传统的反激式转换器并非易事，变压器需要谨慎的设计，而且众所周知的右半平面 (RHP) 零点以及光耦合器的传播延迟会使环路补偿复杂化。
上传时间： 2013-11-04
上传用户：ouyang426
液晶显示器，或称LCD（Liquid Crystal Display），为平面超薄的显示设备，它由一定数量的彩色或黑白像素组成，放置于光源或者反射面前方。
上传时间： 2014-12-24
上传用户：bruce
问：你能否扼要地解释什么是扩散电感（spreadinginductance）？ 答：简单地说，当电流从狭小的脚线或过孔扩散到平面时就会产生扩散电感。 问：你如何确定哪种电容值？ 答：这是个好问题。通常情况下，你需要一系列的值：较大的电容提供低频低阻抗，同时以大量较小的、低电感电容提供高频低阻抗。
上传时间： 2014-01-24
上传用户：dalidala
提出一种用于光伏发电系统与公用电网并网的逆变器定频滞环电流控制新方法, 该方法首先基于电网线电压空间矢量将复平面分为6 个扇区, 在每个扇区内实现两相开关解耦分别控制相应的线电流; 然后, 在控制相的下一个线电流误差周期到来时, 计算并调节下一周期的滞环宽度以达到定频滞环电流跟踪, 改善输出电流波形, 提高控制精度。该方法的主要特点是不需要额外的模拟电路便可以实现开关频率的稳定。利用Matlab 进行建模, 仿真结果证明了该方法对稳定滞环开关频率是有效的, 同时也表明该方法应用于光伏并网逆变器是可行的。
上传时间： 2013-10-28
上传用户：123312
TDK公司的子公司TDK-EPC推出了爱普科斯PQ铁氧体磁芯的扩展系列。新加入了PQ40/40和PQ50/50磁芯后，PQ磁芯系列覆盖了PQ16/11.6至PQ50/50的全部尺寸。 PQ磁芯专为开关电源的变压器研制。这些磁芯的插入高度可以调节，同时可以通过适当调整磁芯保存相同的占用面积。新款铁氧体磁芯可用于AC/DC和DC/DC转换器中的标准绕线变压器以及平面变压器。 与传统ETD/ER/E磁芯设计相比，PQ磁芯的主要优势在于拥有稳定的圆形中心支脚和更大的外表面。凭借该圆形中心支脚和更大的绕组表面积，铜线的长度得以缩短。因此，变压器生产的成本也得以降低。此外，更大的外表面可以保证更好的散热。PQ磁芯外形经过优化，从而可以更小的尺寸和重量获得与e磁芯相同的变压器性能。PQ磁芯可由多种铁氧体材料制成，如：N49、N51、N87、N92、N95和N97。
上传时间： 2013-11-10
上传用户：zgu489
地弹的形成：芯片内部的地和芯片外的PCB地平面之间不可避免的会有一个小电感。这个小电感正是地弹产生的根源，同时，地弹又是与芯片的负载情况密切相关的。下面结合图介绍一下地弹现象的形成。 简单的构造如上图的一个小“场景”，芯片A为输出芯片，芯片B为接收芯片，输出端和输入端很近。输出芯片内部的CMOS等输入单元简单的等效为一个单刀双掷开关，RH和RL分别为高电平输出阻抗和低电平输出阻抗，均设为20欧。GNDA为芯片A内部的地。GNDPCB为芯片外PCB地平面。由于芯片内部的地要通过芯片内的引线和管脚才能接到GNDPCB，所以就会引入一个小电感LG，假设这个值为1nH。CR为接收端管脚电容，这个值取6pF。这个信号的频率取200MHz。虽然这个LG和CR都是很小的值，不过，通过后面的计算我们可以看到它们对信号的影响。先假设A芯片只有一个输出脚，现在Q输出高电平，接收端的CR上积累电荷。当Q输出变为低电平的时候。CR、RL、LG形成一个放电回路。自谐振周期约为490ps，频率为2GHz，Q值约为0.0065。使用EWB建一个仿真电路。（很老的一个软件，很多人已经不懈于使用了。不过我个人比较依赖它，关键是建模，模型参数建立正确的话仿真结果还是很可靠的，这个小软件帮我发现和解决过很多实际模拟电路中遇到的问题。这个软件比较小，有比较长的历史，也比较成熟，很容易上手。建议电子初入门的同学还是熟悉一下。）因为只关注下降沿，所以简单的构建下面一个电路。起初输出高电平，10纳秒后输出低电平。为方便起见，高电平输出设为3.3V，低电平是0V。（实际200M以上芯片IO电压会比较低，多采用1.5－2.5V。）
标签： 分
上传时间： 2013-10-17
上传用户：zhishenglu
陷波器是无限冲击响应(IIR)数字滤波器，该滤波器可以用以下常系数线性差分方程表示：ΣΣ==−−−=MiNiiiinybinxany01)()()( (1)式中： x(n)和y(n)分别为输人和输出信号序列；和为滤波器系数。 iaib对式(1)两边进行z变换，得到数字滤波器的传递函数为： ΠΠΣΣ===−=−−−==NiiMiiNiiiMiiipzzzzbzazH1100)()()( (2)式中：和分别为传递函数的零点和极点。 izip由传递函数的零点和极点可以大致绘出频率响应图。在零点处，频率响应出现极小值；在极点处，频率响应出现极大值。因此可以根据所需频率响应配置零点和极点，然后反向设计带陷数字滤波器。考虑一种特殊情况，若零点在第1象限单位圆上，极点在单位圆内靠近零点的径向上。为了防止滤波器系数出现复数，必须在z平面第4象限对称位置配置相应的共轭零点、共轭极点。 izip∗iz∗ip这样零点、极点配置的滤波器称为单一频率陷波器，在频率ωo处出现凹陷。而把极点设置在零的的径向上距圆点的距离为l-μ处，陷波器的传递函数为： ))1()()1(())(()(2121zzzzzzzzzHμμ−−−−−−= (3)式(3)中μ越小，极点越靠近单位圆，则频率响应曲线凹陷越深，凹陷的宽度也越窄。当需要消除窄带干扰而不能对其他频率有衰减时，陷波器是一种去除窄带干扰的理想数字滤波器。当要对几个频率同时进行带陷滤波时，可以按(2)式把几个单独频率的带陷滤波器(3)式串接在一起。一个例子：设有一个输入，它
上传时间： 2013-10-18
上传用户：uuuuuuu
Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。 UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同 时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。 这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。 UltraScale架构的突破包括： • 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% • 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量 • 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈 • 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代 • 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽 • 显著增强DSP与包处理性能 赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。
标签： UltraScale Xilinx 架构
上传时间： 2013-11-17
上传用户：皇族传媒
According to CIBC World Markets, Equity Research, theFlat Panel Display (FPD) industry has achieved sufficientcritical mass for its growth to explode. Thus, it can nowattract the right blend of capital investments and R&Dresources to drive technical innovation toward continuousimprovement in view quality, manufacturing efficiency,and system integration. These in turn are sustainingconsumer interest, penetration, revenue growth, and thepotential for increasing long-term profitability for industryparticipants. CIBC believes that three essential conditionsare now converging to drive the market forward
上传时间： 2013-10-18
上传用户：日光微澜
