/* * EULER S ALGORITHM 5.1 * * TO APPROXIMATE THE SOLUTION OF THE INITIAL VALUE PROBLEM: * Y = F(T,Y), A<=T<=B, Y(A) = ALPHA, * AT N+1 EQUALLY SPACED POINTS IN THE INTERVAL [A,B]. * * INPUT: ENDPOINTS A,B INITIAL CONDITION ALPHA INTEGER N. * * OUTPUT: APPROXIMATION W TO Y AT THE (N+1) VALUES OF T. */
标签： APPROXIMATE ALGORITHM THE SOLUTION
上传时间： 2015-08-20
上传用户：zhangliming420
朋友，我是Jawen.看到先前上载的一套CPLD开发板的VHDL源码挺受欢迎的，现在就将她的Verilog源码也一并贡献给大家：8位优先编码器,乘法器,多路选择器,二进制转BCD码,加法器,减法器,简单状态机,四位比较器,7段数码管,i2c总线,lcd液晶显示,拨码开关,串口,蜂鸣器,矩阵键盘,跑马灯,交通灯,数字时钟
标签：
上传时间： 2014-01-23
上传用户：wys0120
该文件夹为空时块码－卷积码级联系统的仿真程序，天线配置为2发2收。 主要程序的用途说明： mainMIMO_OFDMA_2Tx_Convcode.m: 主程序，设置各种参数 gendatabits.m: 生成原始信息比特数据的程序 conv_encoder.m: 卷积码编码器 interleave.m: 交织器 mod_2Tx_STBC_DFUSC_Convcode.m：调制程序 gen_SUI_CorrCIR.m: 生成信道冲击响应的程序 get_perfectCE_2x2.m: 生成理想信道估计值的程序 chanSUI_corr_2x2.m: 发送信号通过SUI信道的程序 addAWGN_2x2.m: 添加高斯白噪声的程序 dem_DFUSC_2x2_STBC.m: 接收端解调主程序 ls_freq.m: 频域LS算法 ls_time_2x2.m: 时域LS算法 iterative_detection_decoding_2x2.m: 级联MAP算法主程序 map_decoding.m: 卷积码MAP译码程序 b2s_logp.m: 符号LLR转化为比特LLR
上传时间： 2013-12-25
上传用户：源码3
VHDL的49个例子，例子丰富，有计数器、状态机、寄存器、汉明纠错码编码器、游戏程序
标签： VHDL
上传时间： 2013-12-18
上传用户：lizhen9880
包含FRExt部分的JM源码，包括H.264编码器和解码器
上传时间： 2013-12-23
上传用户：csgcd001
介绍EZW编解码算法的全部代码，该源代码包含有6个文件： EZW.H － EZW编码器头文件 EZW.C － EZW编码器文件 MATRIX2D.H MATRIX2D.C － 编码器数据结果定义和数据操作 FIFO.H FIFO.C － 扫描方式定义：先入先出原则 LIST.H LIST.C － 零树结构定义和操作 UNEZW.C － EZW解码器
上传时间： 2015-10-01
上传用户：zhoujunzhen
使用ICCAVR编辑，配合MCU1使用。 主要进行了增量式光电编码器的脉冲读取，PID控制
上传时间： 2015-10-26
上传用户：com1com2
使用ICCAVR编辑，配合MCU1使用。 主要进行了增量式光电编码器的脉冲读取，PID控制的头文件
上传时间： 2015-10-26
上传用户：lnnn30
本人把这次课程设计作为培养实践能力的初次练兵，以数字通信中的编码器、译码器及锁存器为核心设计了八路抢答器。
标签： 实践
上传时间： 2015-10-27
上传用户：leehom61
数字系统设计这是有关的相关源代码，有简易CPU 除法器、计数器等 ...[fpdiv_vhdl.rar] - 四位除法器的vhdl源程序 [vhdl范例.rar] - 最高优先级编码器8位相等比较器 三人表决器（三种不同的描述方式） 加法器描述 8位总线收发器：74245 （注2） 地址译码（for m68008） 多路选择器（使 BR> ...
上传时间： 2014-01-07
上传用户：924484786
