FPGA能够减少电子系统的开发风险和开发成本,缩短上市时间,降低维护升级成本,广泛地应用在电子系统中.随着集成电路向着片上系统(SoC)的发展,需要设计出FPGA IP核用于SoC芯片的设计.该论文的工作围绕FPGA IP核的设计进行,在FPGA结构设计优化和FPGAIP接口方案设计两方面进行了研究.设计改进了适用于数据通路的FPGA新结构——FDP.设计改进了可编程逻辑单元(LC);对可编程连线作为"2层2类"的层次结构进行组织,进行了改进并确定了各种连线的通道宽度;结合对迷宫布线算法的分析以及benchmark电路实验的方法,提出了用于分段式网格连线的开关盒和连接盒新结构,提高连线的面积利用效率.在FPGA IP核的接口方案上,基于边界扫描测试电路提出了FPGA IP核的测试方案;结合扩展边界扫描测试电路得到的编程功和自动下载电路,为FPGA IP核提供了具有两种不同编程方法的编程接口.采用SMIC 0.35um 3层金属CMOS工艺,实现了一个10万系统门规模的FDP结构,并和编程、测试接口一起进行版图设计,试制了FDP100k芯片.FDP100k中包括了32×32个LC,128个可编程IO单元.在FDP100k的芯片测试中,对编程寄存器、各种可编程资源进行测试,并完成电路实现、性能参数测试以及IP核接口的测试,结果表明FPGA IP核的整体功能正确.
标签： FPGAIP
上传时间： 2013-04-24
上传用户：gokk
汽车导航及定位是在全球卫星定位系统(GPS，Global Positioning System)的基础上发展起来的一门新型技术。它是由GPS定位系统、电子地图、嵌入式系统组成。汽车导航系统接收GPS所传送的卫星信号，得到车辆的即时位置，通过GPS信号处理系统传送给CPU，再配合嵌入式系统上的电子地图，将车辆经过的轨迹显示在显示屏上。本文设计了一种汽车导航定位系统，以ARM微处理器为核心，移植嵌入式操作系统，在此基础上绘制电子地图，显示车辆运行轨迹。主要研究内容如下： 完成了车载导航系统总体方案的分析与设计。分析了多种嵌入式微处理的性能和应用。确定了以S3C44BOX为核心构建导航系统硬件平台的解决方案，并设计了导航系统的总体框架。 完成了车载导航系统硬件平台的设计，包括存储器系统、通信总线、GPS模块等接口电路的设计。根据高速数字电路的设计要求，在双面板上实现了基于ARM的汽车导航定位系统的PCB布线。编写了系统初始化代码，完成了对硬件平台的调试工作。 根据系统的实际情况，选择了实时多任务操作系统μC/OS-II和嵌入式图形用户界面μC/GUI作为本系统的软件平台，完成了两者在系统硬件平台上的移植。针对μC/GUI环境下简体中文汉字的显示问题，给出了一种比较完善的解决方案。 介绍了GPS的卫星定位原理，以及GPS接收的数据格式。在嵌入式图形用户界面μC/GUI的基础上实现车载导航系统LCD上电子地图的绘制，提出了基于μC/GUI及Maplnfo MIF地图数据格式的电子地图的设计与实现方法。实现了矢量电子地图的显示、缩放、漫游、图层管理以及简单的数据查询导航功能，提出了用边界检测算法提高电子地图漫游时的显示速度。在此开发平台上还实现了GPS定位数据的采集、处理，初步完成了定位模块的部分功能。
上传时间： 2013-05-22
上传用户：bjgaofei
虽然印制电路板（PCB）布线在高速电路中具有关键的作用，但它往往是电路设计过程的最后几个步骤之一。高速 PCB 布线有很多方面的问题，关于这个题目已有人撰写了大量的文献。本文主要从实践的角度来探讨高速电路的布线问题。主要目的在于帮助新用户当设计高速电路 PCB 布线时对需要考虑的多种不同问题引起注意。另一个目的是为已经有一段时间没接触PCB 布线的客户提供一种复习资料。由于版面有限，本文不可能详细地论述所有的问题，但是我们将讨论对提高电路性能、缩短设计时间、节省修改时间具有最大成效的关键部分。
上传时间： 2013-04-24
上传用户：DanXu
作为嵌入式系统核心的微处理器，是SOC不可或缺的“心脏”，微处理器的性能直接影响着整个SOC的性能。 与国际先进技术相比，我国在这一领域的研究和开发工作还相当落后，这直接影响到我国信息产业的发展。本着赶超国外先进技术，填补我国在该领域的空白以摆脱受制于国外的目的，我国很多科研单位和公司进行了自己的努力和尝试。经过几年的探索，已经有多种自主知识产权的处理器芯片完成了设计验证并逐渐进入市场化阶段。我国已结束无“芯”的历史，并向设计出更高性能处理器的目标迈进。 艾科创新微电子公司的VEGA处理器，是公司凭借自己的技术力量和科研水平设计出的一款64位高性能RSIC微处理器。该处理器基于MIPSISA构架，采用五级流水线的设计，并且使用了高性能处理器所广泛采用的虚拟内存管理技术。设计过程中采用自上而下的方法，根据其功能将其划分为取指、译码、算术逻辑运算、内存管理、流水线控制和cache控制等几个功能块，使得我们在设计中能够按照其功能和时序要求进行。 本文的首先介绍了MIPS微处理器的特点，通过对MIPS指令集和其五级流水线结构的介绍使得对VEGA的设计有了一个直观的认识。在此基础上提出了VEGA的结构划分以及主要模块的功能。作为采用虚拟内存管理技术的处理器，文章的主要部分介绍了VEGA的虚拟内存管理技术，将VEGA的内存管理单元(MMU)尤其是内部两个翻译后援缓冲(TLB)的设计作为重点给出了流水线处理器设计的方法。结束总体设计并完成仿真后，并不能代表设计的正确性，它还需要我们在实际的硬件平台上进行验证。作为论文的又一重点内容，介绍了我们在VEGA验证过程中使用到的FPGA的主要配置单元，FPGA的设计流程。VEGA的FPGA平台是一完整的计算机系统，我们利用在线调试软件XilinxChipscope对其进行了在线调试，修正其错误。 经过模块设计到最后的FPGA验证，VEGA完成了其逻辑设计，经过综合和布局布线等后端流程，VEGA采用0.18工艺流片后达到120MHz的工作频率，可在其平台上运行Windows-CE和Linux嵌入式操作系统，达到了预计的设计要求。
上传时间： 2013-07-07
上传用户：标点符号
随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.
上传时间： 2013-07-16
上传用户：asdkin
随着计算机和集成电路技术的不断发展,基于EDA技术的芯片设计正在成为电子系统设计的主流.现场可编程门阵列(FPGA)作为一种可编程专用集成电路(ASIC)已经广泛应用于计算机、通信、航空航天等各个领域.一般来讲,FPGA多用于高速通信和高速信号处理领域,以发挥其处理速度快的特点,本文将其应用于一低速低功耗系统——某水下远程遥控接收系统,主要用其在频域来实现水下远程遥控的解码,取得了令人满意的效果.该文主要做了以下几方面的工作.首先,深入研究和分析了在频域实现水下远程遥控解码的原理并进行了遥控指令编码设计;其次,用ALTERA公司的CYCLONE系列FPGA芯片完成了水下远程遥控FPGA解码芯片的设计工作,包括硬件描述语言(VHDL)编码、电路前后仿真、综合和布局布线工作,并对设计的FPGA解码芯片进行了初步的功耗估算:最后设计制作了一块FPGA解码芯片电路验证测试板,并完成了电路调试和测试.实验测试结果表明,用FPGA实现水下远程遥控解码电路的方案是可行的,可以有效地缩小系统体积、提高系统可靠性,在保证系统性能情况下做到更低的功耗,还可以实现在系统配置和编程,使得系统的调试、升级和维护更加灵活方便.
上传时间： 2013-06-03
上传用户：zoushuiqi
微电子技术的发展，特别是可编程逻辑器件的产生加速了电子设计技术的发展，现代电子设计技术的核心日趋转向基于计算机的电子设计自动化技术，即EDA技术。EDA技术采用的自顶向下设计流程代替了原有的自下而上设计流程，缩短了集成电路的开发周期，节省了开发费用，促进了集成电路的发展。布局布线是计算机设计自动化的一个重要环节，也是计算机辅助设计的一个重要课题，其性能的好坏直接影响到电子设计自动化技术的可靠性。 本文首先介绍了布局布线前的背景知识，然后对学术上成熟的VPR布局布线工具所采用的算法进行了阐述，分别介绍用于布局的模拟退火算法和布线的A*迭代式迷宫搜索算法，最后重点研究了自动布线算法，并作出了以下改进；根据FPGA布线算法的需要对双向启发式搜索算法进行了相应的理论分析及改进；基于VPR实现了网线递增排序方法，并与网线递减排序进行了比较；在原有的时序驱动布线启发式函数中引入了面积约束条件以节约FPGA布线的面积。 通过对测试数据的分析比较，发现：引入双向启发式搜索算法能大大增加布线拆线的速度；递增有序比递减有序布线减少了运行时间；时序驱动布线算法中引入面积约束后，大大减少了布线面积。
上传时间： 2013-07-17
上传用户：yxgi5
随着星载电子系统复杂度、小型化需求的提高，SoC已经成为应对未来星载电子系统设计需求的解决途径。为了简化设计流程并且提高部件的可重用性，在目前的SoC设计中引入了称之为平台的体系结构模板，用它来描述采用已有的标准核来开发SoC的方法。在星载电子系统中常用部件的分类设计，最终建立一个包括多种功能部件，互连部件和处理部件的设计平台，从而有效的提高星载电子系统的设计能力。在当前NASA和ESA的空间应用中，PCI总线广泛作为背板总线和局部总线，有鉴于此，本研究选择PCI总线作为星载电子系统设计平台要提供的一个互连部件对其进行设计。 针对这一需求，本论文采用自项向下的设计方法对PCI总线从设备控制器的设计与实现进行了研究，对PCI总线协议做了深刻的分析，完成了PCI总线目标设备控制器的设计，采用Verilog HDL对其进行了RTL级的描述。 在该课题的研究中，采用了目前集成电路设计中常见的自顶向下设计方法，使用硬件描述语言Verilog HDL对其进行描述，重点分析了PCI总线设备控制器的设计。以PCI总线协议的分析和理解为基础，对PCI总线设备控制器进行了功能分析和结构划分。根据PCI总线设备控制器的功能和结构划分，对PCI总线目标设备控制器的设计思路和各个子模块电路的设计和实现进行了详细的分析阐述，并且通过编写测试激励程序完成了功能仿真。应用FPGA作为物理验证和实现载体，进行了面向FPGA的电路综合，进行了布局布线后的时序仿真，证明所实现的PCI目标设备控制器符合基本功能要求，在以上基础上完成了PCI目标设备控制器的FPGA实现。通过这整个论文的工作，按照设计、仿真、综合验证及布局布线的步骤，完成了PCI总线目标设备控制器IP软核的设计。
上传时间： 2013-06-07
上传用户：tccc
目录 第1章 初识Protel 99SE 1．1 Protel 99SE的特点 1．2 Protel 99SE的安装 1．2．1 主程序的安装 1．2．2 补丁程序的安装 1．2．3 附加程序的安装 1．3 Protel 99SE的启动与工作界面 第2章 设计电路原理图 2．1 创建一个新的设计数据库 2．2 启动原理图编辑器 2．3 绘制原理图前的参数设置 2．3．1 工作窗口的打开／切换／关闭 2．3．2 工具栏的打开／关闭 2．3．3 绘图区域的放大／缩小 2．3．4 图纸参数设置 2．4 装入元件库 2．5 放置元器件 2．5．1 通过原理图浏览器放置元器件 2．5．2 通过菜单命令放置元器件 2．6 调整元器件位置 2．6．1 移动元器件 2．6．2 旋转元器件 2．6．3 复制元器件 2．6．4 删除元器件 2．7 编辑元器件属性 2．8 绘制电路原理图 2．8．1 普通导线连接 2．8．2 总线连接 2．8．3 输入／输出端口连接 2．9 Protel 99SE的文件管理 2．9．1 保存文件 2．9．2 更改文件名称 2．9．3 打开设计文件 2．9．4 关闭设计文件 2．9．5 删除设计文件 第3章 设计层次电路原理图 3．1 自顶向下设计层次原理图 3．1．1 建立层次原理图总图 3．1．2 建立层次原理图功能电路原理图 3．2 自底向上设计层次原理图 3．3 层次原理图总图／功能电路原理图之间的切换 第4章 电路原理图的后期处理 4．1 检查电路原理图 4．1．1 重新排列元器件序号 4．1．2 电气规则测试 4．2 电路原理图的修饰 4．2．1 在原理图浏览器中管理电路图 4．2．2 对齐排列元器件 4．2．3 对节点／导线进行整体修改 4．2．4 在电路原理图中添加文本框 4．3 放置印制电路板布线符号 第5章 制作／编辑电路原理图元器件库 5．1 创建一个新的设计数据库 5．2 启动元器件库编辑器 5．3 编辑元器件库的常用工具 5．3．1 绘图工具 5．3．2 IEEE符号工具 5．4 在元器件库中制作新元器件 5．4．1 制作新元器件前的设置 5．4．2 绘制新元器件 5．4．3 在同一数据库下创建一个新的元器件库 5．4．4 修改原有的元器件使其成为新元器件 5．4．5 从电路原理图中提取元器件库 第6章 生成各种原理图报表文件 6．1 生成网络表文件 6．1．1 网络表文件的结构 6．1．2 网络表文件的生成方法 6．2 生成元器件材料清单列表 6．3 生成层次原理图组织列表 6．4 生成层次原理图元器件参考列表 6．5 生成元器件引脚列表 第7章 设计印制电路板 7．1 肩动印制电路板编辑器 7．2 PCB的组成 7．3 PCB中的元器件 7．3．1 PCB中的元器件组成 7．3．2 PCB中的元器件封装 7．4 设置工作层面 7．5 设置PCB工作参数 7．5．1 设置布线参数 7．5．2 设置显示模式 7．5．3 设置几何图形显示／隐藏功能 7．6 对PCB进行布线 7．6．1 准备电路原理图并设置元器件属性 7．6．2 启动印制电路板编辑器 7．6．3 设定PCB的几何尺寸 7．6．4 加载元器件封装库 7．6．4 装入网络表 7．6．5 调整元器件布局 7．6．6 修改元器件标沣 7．6．7 自动布线参数设置 7．6．8 自动布线器参数设置 7．6．9 选择自动布线方式 7．6．10 手动布线 7．7 PCB布线后的手动调整 7．7．1 增加元器件封装 7．7．2 手动调整布线 7．7．3 手动调整布线宽度 7．7．4 补泪焊 7．7．5 在PcB上放置汉字 7．8 通过PCB编辑浏览器进行PCB的管理 7．8．1 设置网络颜色属性 7．8．2 快速查找焊盘 7．9 显示PCB的3D效果图 7．10 生成PCB钻孔文件报表 ......
上传时间： 2013-06-17
上传用户：wanqunsheng
随着信息技术的发展，系统级芯片SoC(System on a Chip)成为集成电路发展的主流。SoC技术以其成本低、功耗小、集成度高的优势正广泛地应用于嵌入式系统中。通过对8位增强型CPU内核的研究及其在FPGA(Field Programmable Gate Arrav)上的实现，对SoC设计作了初步研究。 在对Intel MCS-8051的汇编指令集进行了深入地分析的基础上，按照至顶向下的模块化的高层次设计流程，对8位CPU进行了顶层功能和结构的定义与划分，并逐步细化了各个层次的模块设计，建立了具有CPU及定时器，中断，串行等外部接口的模型。 利用5种寻址方式完成了8位CPU的数据通路的设计规划。利用有限状态机及微程序的思想完成了控制通路的各个层次模块的设计规划。利用组合电路与时序电路相结合的思想完成了定时器，中断以及串行接口的规划。采用边沿触发使得一个机器周期对应一个时钟周期，执行效率提高。使用硬件描述语言实现了各个模块的设计。借助EDA工具ISE集成开发环境完成了各个模块的编程、调试和面向FPGA的布局布线；在Synplify pro综合工具中完成了综合；使用Modelsim SE仿真工具对其进行了完整的功能仿真和时序仿真。 设计了一个通用的扩展接口控制器对原有的8位处理器进行扩展，加入高速DI，DO以及SPI接口，增强了8位处理器的功能，可以用于现有单片机进行升级和扩展。 本设计的CPU全面兼容MCS-51汇编指令集全部的111条指令，在时钟频率和指令的执行效率指标上均优于传统的MCS-51内核。本设计以硬件描述语言代码形式存在可与任何综合库、工艺库以及FPGA结合开发出用户需要的固核和硬核，可读性好，易于扩展使用，易于升级，比较有实用价值。本设计通过FPGA验证。
上传时间： 2013-04-24
上传用户：jlyaccounts
