方差法计算分维数，此方法牺牲了一定的计算速度，但是精度较高。
上传时间： 2013-12-14
上传用户：lht618
数控分频器的输出信号频率为输入数据的函数。用传统的方法设计,其设计过程和电路都比较复杂,且设计成 果的可修改性和可移植性都较差。基于VHDL 的数控分频器设计,整个过程简单、快捷,极易修改,可移植性强。他可利用 并行预置数的加法计数器和减法计数器实现。广泛应用于电子仪器、乐器等数字电子系统中。
上传时间： 2014-11-29
上传用户：1051290259
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-11-05
上传用户：dudu121
提出一种虚拟阻抗模型的电流互感器饱和判别方法, 它可以有效地识别区内外故障因电流互感器( TA) 饱和对差动保护的影响。在电力系统的线路、母线、主设备等一些差动保护中, 区外故障时, 在大的短路电流作用下TA 饱和容易造成保护误动。基于RL 模型的短数据窗算法可以测得保护安装点的二次等效系统阻抗, 它可以等效到在系统故障增量模型中虚拟一条阻抗支路。区内外故障TA 饱和时, 该支路虚拟阻抗会发生明显的变化。分析该阻抗在TA 饱和与否情况下的变化规律, 利用这种变化规律可以可靠、灵敏地判别出区内外故障TA 饱和, 是否闭锁差动保护, 提高差动保护的可靠性。
上传时间： 2013-12-11
上传用户：杜莹12345
摘要:自动计量分装机是近几年来广泛使用的一种机器，它的控制系统是分装机的核心部分。整个系统是由输入电路、显示电路及电气控制电路等组成，并采用AT89C51单片机及串行外围电路为主要部件:部分硬件功能采用软件实现，使得该系统结构简单，可靠性强，使用方便。该系统的主要功能包括参数设定、瞬时质量及分装次数显示、振荡强度的连续调节、超差报警等。系统功能强大，同时还具有装料、称重、判别、显示、统计、卸料控制等功能，在一定程度上满足了生产的要求，是实现各种粉状、颗粒状物料的计量、分装的专用分装设备。下文将详细介绍自动计量分装机控制系统的系统功能、结构特点、设计方案、工作原理等。关健词:自动计量分装机 单片机 主控电路
上传时间： 2013-11-12
上传用户：1047385479
附件是一款PCB阻抗匹配计算工具，点击CITS25.exe直接打开使用，无需安装。附件还带有PCB连板的一些计算方法，连板的排法和PCB联板的设计验验。 PCB设计的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding机上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上传时间： 2014-12-31
上传用户：sunshine1402
附件是一款PCB阻抗匹配计算工具，点击CITS25.exe直接打开使用，无需安装。附件还带有PCB连板的一些计算方法，连板的排法和PCB联板的设计验验。 PCB设计的經驗建議: 1.一般連板長寬比率為1：1~2.5：1,同時注意For FuJi Machine:a.最大進板尺寸為:450*350mm, 2.針對有金手指的部分,板邊處需作掏空處理,建議不作為連板的部位. 3.連板方向以同一方向為優先,考量對稱防呆,特殊情況另作處理. 4.連板掏空長度超過板長度的1/2時,需加補強邊. 5.陰陽板的設計需作特殊考量. 6.工藝邊需根據實際需要作設計調整,軌道邊一般不少於6mm,實際中需考量板邊零件的排布,軌道設備正常卡壓距離為不少於3mm,及符合實際要求下的連板經濟性. 7.FIDUCIAL MARK或稱光學定位點,一般設計在對角處,為2個或4個,同時MARK點面需平整,無氧化,脫落現象;定位孔設計在板邊,為對稱設計,一般為4個,直徑為3mm,公差為±0.01inch. 8.V-cut深度需根據連板大小及基板板厚考量,角度建議為不少於45°. 9.連板設計的同時,需基於基板的分板方式考量<人工(治具)還是使用分板設備>. 10.使用針孔(郵票孔)聯接：需請考慮斷裂后的毛刺,及是否影響COB工序的Bonding机上的夾具穩定工作,還應考慮是否有無影響插件過軌道,及是否影響裝配組裝.
上传时间： 2013-10-15
上传用户：3294322651
Hyperlynx仿真应用:阻抗匹配.下面以一个电路设计为例，简单介绍一下PCB仿真软件在设计中的使用。下面是一个DSP硬件电路部分元件位置关系(原理图和PCB使用PROTEL99SE设计)，其中DRAM作为DSP的扩展Memory(64位宽度，低8bit还经过3245接到FLASH和其它芯片)，DRAM时钟频率133M。因为频率较高，设计过程中我们需要考虑DRAM的数据、地址和控制线是否需加串阻。下面，我们以数据线D0仿真为例看是否需要加串阻。模型建立首先需要在元件公司网站下载各器件IBIS模型。然后打开Hyperlynx,新建LineSim File(线路仿真—主要用于PCB前仿真验证)新建好的线路仿真文件里可以看到一些虚线勾出的传输线、芯片脚、始端串阻和上下拉终端匹配电阻等。下面，我们开始导入主芯片DSP的数据线D0脚模型。左键点芯片管脚处的标志，出现未知管脚，然后再按下图的红线所示线路选取芯片IBIS模型中的对应管脚。 3http://bbs.elecfans.com/ 电子技术论坛 http://www.elecfans.com 电子发烧友点OK后退到“ASSIGN Models”界面。选管脚为“Output”类型。这样，一样管脚的配置就完成了。同样将DRAM的数据线对应管脚和3245的对应管脚IBIS模型加上(DSP输出，3245高阻，DRAM输入)。下面我们开始建立传输线模型。左键点DSP芯片脚相连的传输线，增添传输线，然后右键编辑属性。因为我们使用四层板，在表层走线，所以要选用“Microstrip”，然后点“Value”进行属性编辑。这里，我们要编辑一些PCB的属性，布线长度、宽度和层间距等，属性编辑界面如下：再将其它传输线也添加上。这就是没有加阻抗匹配的仿真模型(PCB最远直线间距1.4inch，对线长为1.7inch)。现在模型就建立好了。仿真及分析下面我们就要为各点加示波器探头了，按照下图红线所示路径为各测试点增加探头：为发现更多的信息，我们使用眼图观察。因为时钟是133M，数据单沿采样，数据翻转最高频率为66.7M，对应位宽为7.58ns。所以设置参数如下：之后按照芯片手册制作眼图模板。因为我们最关心的是接收端(DRAM)信号，所以模板也按照DRAM芯片HY57V283220手册的输入需求设计。芯片手册中要求输入高电平VIH高于2.0V，输入低电平VIL低于0.8V。DRAM芯片的一个NOTE里指出，芯片可以承受最高5.6V，最低-2.0V信号(不长于3ns)：按下边红线路径配置眼图模板：低8位数据线没有串阻可以满足设计要求，而其他的56位都是一对一，经过仿真没有串阻也能通过。于是数据线不加串阻可以满足设计要求，但有一点需注意，就是写数据时因为存在回冲，DRAM接收高电平在位中间会回冲到2V。因此会导致电平判决裕量较小，抗干扰能力差一些，如果调试过程中发现写RAM会出错，还需要改版加串阻。
上传时间： 2013-12-17
上传用户：debuchangshi
本书共分６篇，第１篇统计学基础知识与ＳＡＳ软件应用技巧，介绍了统计学的基本概念和学习方法、试验设计入门、统计描述、ＳＡＳ软件应用入门、编写ＳＡＳ实用程序的技巧、单变量统计分析和利用SAS／GRAPH模块绘制常用统计图的方法。第２篇试验设计与定量资料的统计分析，介绍了与ｔ检验、非参数检验和各种方差分析有关的试验设计和数据处理方法。第３篇试验设计与定性资料的统计分析，介绍了处理二维及高维列联表资料的各种统计分析 方法，包括卡方检验、Fisher的精确检验、典型相关分析、logistic回归模型和对数线性模型等内容。第４篇试验设计与回归分析，介绍了回归分析的种类和选用方法、简单直线回归、多项式回归、简单曲线回归、多元线性回归、协方差分析、直接试验设计及其资料的回归分析等有关内容。第５篇生存分析，介绍了生存资料的特点、生存时间函数和生存分析 方法的分类等基本概念；生存资料的非参数分析方法、ＣＯＸ模型分析方法和参数模型的回归分析方法。第６篇多元统计分析，介绍了主成分分析、因子分析、对应分析、聚类分析、判别分析、典型相关分析。
标签： 分
上传时间： 2013-12-19
上传用户：zyt
含并、交和差运算的集合类型试验报告，这个报告是做计算机试验的标准样式，分为了7个模块。
上传时间： 2014-01-25
上传用户：Avoid98
