用JAVA语言编写，包括PSO（Particle swarm optimization, 中文译名为粒子群优化或微粒群算法), DE (Differential evolution, 中文译名为差分进化或差异演化)等算法，有一些不带约束和带约束的算例（如Michelawicz的几个问题）。使用说明见usage.txt、RUNExample.bat和程序中的注释。
上传时间： 2014-01-06
上传用户：agent
一系列好用的用户友好的启发式优化算法，包括非自适应算法，基于模拟退火算法的种群算法，基本遗传算法，差分进化算法以及粒子群优化算法。此外，也包括神圣算法，它利用了所有这些优化算子，虽然有时交换种群之间的不同算法。
上传时间： 2013-12-11
上传用户：13160677563
GPS计算一般分基线解算和平差两部分.单独的解基线软件不多,只有(推测)早期武测的一款,早期叫LIP3.0,在市场消失一段时间,最近又以LIP5.0或LIP2005的升级版出现,交给苏一光做代理,现在不仅支持解算静态,还支持动态后差分,叫SPOS定位软件1.0.
上传时间： 2013-12-09
上传用户：kbnswdifs
针对帧差分法易产生空洞以及背景减法不能检测出与背景灰度接近的目标的问题，提出了一种将背景减和帧差法相结合的运动目标检测算法。首先利用连续两帧图像进行背景减法得到两种差分图像，并用最大类间与类内方差比法得到合适的阈值将这两种差分图像二值化，然后将得到的两种二值化图像进行或运算，最后利用图像形态学滤波得到准确的运动目标。实验结果表明，该算法简单、易实现、实时性强
上传时间： 2013-10-08
上传用户：yqs138168
用有限差分法求解程函方程，计算每个点的初至走时。
标签： 地震处理
上传时间： 2015-04-21
上传用户：小关cccc
本文主要围绕车用CAN总线抗电磁干扰能力进行了研究。 首先，在在参考国内外相关研究资料的基础上，依据FORD公司的ES-XW7T-1A278-AC电磁兼容标准、IS07637-3对非电源线的瞬态传导抗干扰测试标准和IS011452-4大电流注入(BCI)电磁兼容性标准，利用瑞士EMTEST公司的UCS-200M、CSW500D等设备，搭建了3个用于测试CAN总线抗干扰能力的实验平台。 在所搭建的测试平台上，着重从CAN总线通讯介质选择和CAN节点抗干扰设计两个方面进行了理论分析和对比实验研究，得出了当采用屏蔽双绞线和非屏蔽双绞线作为总线通讯介质时，影响其抗干扰能力的因素；当CAN总线节点采用的不同的物理层参数时，如光耦、共模线圈、磁珠、滤波电容、分裂端接电阻、不同的总线发送电平、不同的CAN收发器等，对CAN总线抗干扰能力的影响，给出了一些增强CAN节点电路抗干扰能力的建议及一种推荐电路。 最后提出了一种新的提高CAN总线抗干扰能力的方法，即通过把CAN总线的CANH和CANL数据线分别通过一个电阻连接到总线收发器的地和电源端，使总线的差分电平整体下拉，从而降低总线收发器对某些干扰引起的电平波动所产生的误判断以达到增强抗电磁干扰的目的。并在基于FORD公司的ES-XW7T-1A278-AC电磁兼容标准所搭建的CAN总线测试平台上进行实验，验证了其有效性。
上传时间： 2013-06-19
上传用户：zhang469965156
近年来，随着大规模集成电路的飞速发展，微控制器和数字信号处理器的性价比不断提高，数字控制技术已逐步应用于大中功率高频开关电源。相对于传统模拟控制方式，数字控制方式具有电源设计灵活、外围控制电路少、可采用较先进的控制算法、具有较高可靠性等优点。 高频开关电源具有体积小、重量轻、效率高、输出纹波小等特点，现已逐步成为现代通讯设备的新型基础电源系统。针对传统开关电源中损耗较大、超调量较大、动态性能较差等问题，本文采用基于DSP的全桥软开关拓扑结构。全桥软开关移相控制技术由智能DSP系统完成，采样信号采用差分传输，控制算法采用模糊自适应PID算法，产生数字PWM波配合驱动电路控制全桥开关的通断。在输入端应用平均电流控制法的有源功率因数校正，使输入电流跟随输入电压的波形，从而使功率因数接近1。最后通过Matlab仿真结果表明模糊自适应PID控制算法比传统PID控制算法在超调量，调节时间，动态特性等性能上具有优越性。 论文以高频开关电源的设计为主线，在详细分析各部分电路原理的基础上，进行系统的主电路设计、辅助电路设计、控制电路设计、仿真研究、软件实现。重点介绍了高频变压器的设计及模糊自适应PID控制器的实现。并将辅助电源及控制电路制成电路板，以及在此电路板基础上进行各波形分析并进行相关实验。
上传时间： 2013-04-24
上传用户：s蓝莓汁
随着用户对供电质量要求的进一步提高，模块化UPS 并联系统获得了越来越广泛的应用。本文以模块化UPS为研究对象，根据电路结构，将其分为直流部分模块化和交流部分模块化分别进行讨论。整流环节对Boost-PFC 电路进行并联控制，实现直流部分的模块化；逆变环节在瞬时电压PID 控制的基础上，引入了瞬时均流的并联控制策略，实现交流部分的模块化。 介绍了有源功率因数校正技术的基本原理和控制思路，分析了单管双Boost-PFC电路的工作过程，并将其简化等效成常规的Boost 电路进行分析和控制。根据控制系统的结构，分别对电流控制环和电压控制环进行了分析，得出了电感电流主要受电流指令的影响，而输入输出电压差的影响则相对比较小；输出电压主要受参考给定指令电压、缓启给定指令电压以及输出电流等因素的影响。根据电流环和电压环的解析表达式，给出了并联控制的方法及原理。 对单相电路、三相电路以及多模块并联电路分别进行了仿真验证，对多模块的并联系统进行了实验验证。建立了单相逆变器的数学模型，并加入PID 控制器，得到了输出电压的解析表达式，得出逆变器输出电压与参考给定电压和输出电流有关。利用极点配置的方法得到了模拟域PID 控制器参数的计算公式，并采用后向差分法，将其转换到数字域，得到了数字PID 控制器参数与模拟域参数的换算关系。通过实验测试和曲线拟合的办法，得到了实际逆变器的电路参数。通过对所设计的数字PID 控制器进行仿真和实验，验证了理论分析和计算。建立了PID 电压闭环的多逆变器并联系统数学模型，分析得出并联系统的输出电压主要由系统中各模块的平均给定电压决定，同时也受较高次的输出谐波电流影响，受输出基波电流影响相对较小；环流主要受模块的给定电压与系统平均给定电压的偏差影响。针对环流产生的原因，提出了一种瞬时均流控制策略来减小系统环流对给定电压偏差的增益，从而达到瞬时均流的目的。 对两逆变模块并联的系统在各种工况下进行了仿真和实验，验证了理论分析的正确性和这种瞬时均流控制策略的可行性。
上传时间： 2013-04-24
上传用户：ggwz258
GSM是全球使用最为广泛的一种无线通信标准，不仅在民用领域，也在铁路GSM-R等专用领域发挥着极为重要的作用。由于无线信道具有瑞利衰落和延时效应，在通信系统的收发两端也存在不完全匹配等未知因素，因此接收的信号叠加有各种误差因素的影响。GSM接收机的实现离不开系统的同步，为了得到更好的同步质量，就必须对GSM基带同步技术进行研究，选择一种最合适的同步算法。GSM的同步既有时间同步，也有频率同步。 @@ 软件无线电是当前通信领域引入注目的热点之一。长期以来，GSM的接收和解调都是由专用的ASIC芯片来完成的，通过软件来实现GSM接收机的基带算法，体现了软件无线电技术的思想，选择用它们来实现的GSM接收机具有灵活、可靠、扩展性好的优点。 @@ 论文主要讨论GSM接收机同步算法与基于FPGA和DSP的GSM接收机设计， @@ 主要内容包括： @@ 通过相关理论知识的学习，设计验证了GSM基带同步算法。对FB时间同步，讨论了包络检测和FFT变换两种不同的方法；对SB时间同步，介绍实相关和复相关两种方法；对频率同步，给出了一种对FB运用相关运算来精确估计频率误差的算法。 @@ 设计了使用GSM射频收发芯片RDA6210并通过实验室的ALTERA EP3C25FPGA开发板进行控制的GSM射频端的解决方案，论文对RDA6210的性能和控制方式进行了详细的介绍，设计了芯片的控制模块，得到了下变频后的GSM基带信号。 @@ 设计了基于RF前端+FPGA的GSM接收机方案。利用ALTERA EP2S180开发平台来完成基带数据的处理。针对ALTERA EP2S180开发平台模数转换器AD9433的特点使用THS4501设计了单独的差分运算放大器模块；设计了平台的数据存储方案并将该平台得到的基带采样数据用于同步算法的仿真。 @@ 设计了基于RF前端+DSP的GSM接收机方案。利用模数转换器AD9243、FPGA芯片和TMS320C6416TDSP芯片来完成基带数据的处理。设计了McBSP+EDMA传输的数据存储方案。 @@ 给出了接收机硬件测试的结果，从多方面验证了所设计硬件平台的可靠性。 @@关键词：GSM接收机；同步；RF； FPGA；DSP；
上传时间： 2013-07-01
上传用户：sh19831212
现场可编程门阵列(FPGA，Field Programmable Gate Array)是可编程逻辑器件的一种，它的出现是随着微电子技术的发展，设计与制造集成电路的任务已不完全由半导体厂商来独立承担。系统设计师们更愿意自己设计专用集成电路(ASIC，Application Specific Integrated Circuit)．芯片，而且希望ASIC的设计周期尽可能短，最好是在实验室里就能设计出合适的ASIC芯片，并且立即投入实际应用之中。现在，FPGA已广泛地运用于通信领域、消费类电子和车用电子。 本文中涉及的I/O端口模块是FPGA中最主要的几个大模块之一，它的主要作用是提供封装引脚到CLB之间的接口，将外部信号引入FPGA内部进行逻辑功能的实现并把结果输出给外部电路，并且根据需要可以进行配置来支持多种不同的接口标准。FPGA允许使用者通过不同编程来配置实现各种逻辑功能，在IO端口中它可以通过选择配置方式来兼容不同信号标准的I/O缓冲器电路。总体而言，可选的I/O资源的特性包括：IO标准的选择、输出驱动能力的编程控制、摆率选择、输入延迟和维持时间控制等。 本文是关于FPGA中多标准兼容可编程输入输出电路(Input/Output Block)的设计和实现，该课题是成都华微电子系统有限公司FPGA大项目中的一子项，目的为在更新的工艺水平上设计出能够兼容单端标准的I/O电路模块；同时针对以前设计的I/O模块不支持双端标准的缺点，要求新的电路模块中扩展出双端标准的部分。文中以低压双端差分标准(LVDS)为代表构建双端标准收发转换电路，与单端标准比较，LVDS具有很多优点： (1)LVDS传输的信号摆幅小，从而功耗低，一般差分线上电流不超过4mA，负载阻抗为100Ω。这一特征使它适合做并行数据传输。 (2)LVDS信号摆幅小，从而使得该结构可以在2.5V的低电压下工作。 (3)LVDS输入单端信号电压可以从0V到2.4V变化，单端信号摆幅为400mV，这样允许输入共模电压从0.2V到2.2V范围内变化，也就是说LVDS允许收发两端地电势有±1V的落差。 本文采用0.18μm1.8V/3.3V混合工艺，辅助Xilinx公司FPGA开发软件ISE，设计完成了可以用于Virtex系列各低端型号FPGA的IOB结构，它有灵活的可配置性和出色的适应能力，能支持大量的I/O标准，其中包括单端标准，也包括双端标准如LVDS等。它具有适应性的优点、可选的特性和考虑到被文件描述的硬件结构特征，这些特点可以改进和简化系统级的设计，为最终的产品设计和生产打下基础。设计中对包括20种IO标准在内的各电器参数按照用户手册描述进行仿真验证，性能参数已达到预期标准。
上传时间： 2013-05-15
上传用户：shawvi
