单片机-stm32可以使用的-差分升级-增量升级-IAP升级-OTA升级
上传时间： 2021-11-12
上传用户：canderile
示波器差分探头与差分探头的详细介绍与选择方法.docx
标签： 示波器
上传时间： 2021-11-27
上传用户：
该文档为电路与模拟电子技术-功率放大电路及差分放大电路实验报告概述文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2021-12-26
上传用户：zhanglei193
该文档为功放差分电路讲解文档，是一份很不错的参考资料，具有较高参考价值，感兴趣的可以下载看看………………
上传时间： 2022-01-24
上传用户：
网口单端转差分板H1102 DS26C31 DS26C32 PROTEL 99SE 原理图+PCB+封装库文件，Protel 99se 设计，包括原理图及PCB印制板图，可以用Protel或 Altium Designer(AD)软件打开或修改，都已经制板在实际项目中使用，可作为你产品设计的参考。
上传时间： 2022-05-12
上传用户：wangshoupeng199
DVI（Digital Visual Interface），是1999年由Silicon Im-age、lntel（英特尔）、Compaq（康柏）、IBM、HP（惠普）、NEC、Fujitsu（富士通）等公司共同组成的数字显示工作组DDWG（Digital Display Working Group）推出的接口标准，其外观是一个24针的接插件（中-1。DVI接口采用高速串行的方式传输数据，在正常的使用情况下，DVI传输从计算机引出后直接连接到显示终蜡，中间只经过两对匹配的连接器和长度比较短的DVI线缆，DVI信号在这种情况下的传输一般都不会存在什么问题。当前在工业控制等恶劣环境领域DVI接口的使用频率也越来越频繁，在工业控制环境下，DVI传输需要经过除标准传输线缆外的其它环境，如底板、转接线等，传输线的长度也可能比较长，而且当前在工业控制领域基于DVI接口的电路基本上仍然采用原有的VGA接口电路的方式进行设计，在信号引出时仍采用传统连接器，而不是专用的差分连接器。以上这些情况都导致在工业控制环境下DVI信号传输经常出现信号完整性问题]。本文针对常见的DVI信号完整性问题，提出了基于电路仿真的解决方法，并结合具体的硬件平台详细说明了该方法的实现过程。使用基于电路仿真的方法可以得到DVI传输的极限情况，合理为设计留有裕度。最后通过高速示波器对电路的测试验证了仿真方法
上传时间： 2022-06-18
上传用户：
差分放大器的PSPICE分析
上传时间： 2022-07-07
上传用户：
LabVIEW四路差分AD模拟电压采集程序，以下是软件截图
上传时间： 2022-07-20
上传用户：
GPS计算一般分基线解算和平差两部分.单独的解基线软件不多,只有(推测)早期武测的一款,早期叫LIP3.0,在市场消失一段时间,最近又以LIP5.0或LIP2005的升级版出现,交给苏一光做代理,现在不仅支持解算静态,还支持动态后差分,叫SPOS定位软件1.0.
上传时间： 2013-12-09
上传用户：kbnswdifs
数字射频存储器(Digital Radio FreqlJencyr：Memory DRFM)具有对射频信号和微波信号的存储、处理及传输能力，已成为现代雷达系统的重要部件。现代雷达普遍采用了诸如脉冲压缩、相位编码等更为复杂的信号处理技术，DRFM由于具有处理这些相干波形的能力，被越来越广泛地应用于电子对抗领域作为射频频率源。目前，国内外对DRFM技术的研究还处于起步阶段，DRFM部件在采样率、采样精度及存储容量等方面，还不能满足现代雷达信号处理的要求。 本文介绍了DRFM的量化类型、基本组成及其工作原理，在现有的研究基础上提出了一种便于工程实现的设计方法，给出了基于现场可编程门阵列(Field Programmable Gate Array FPGA)实现的幅度量化DRFM设计方案。本方案的采样率为1 GHz、采样精度12位，具体实现是采用4个采样率为250 MHz的ADC并行交替等效时间采样以达到1 GHz的采样率。单通道内采用数字正交采样技术进行相干检波，用于保存信号复包络的所有信息。利用FPGA器件实现DRFM的控制器和多路采样数据缓冲器，采用硬件描述语言(Very High Speed}lardware Description Language VHDL)实现了DRFM电路的FPGA设计和功能仿真、时序分析。方案中采用了大量的低压差分信号(Low Voltage Differential Signaling LVDS)逻辑的芯片，从而大大降低了系统的功耗，提高了系统工作的可靠性。本文最后对采用的数字信号处理算法进行了仿真，仿真结果证明了设计方案的可行性。 本文提出的基于FPGA的多通道DRFM系统与基于专用FIFO存储器的DRFM相比，具有更高的性能指标和优越性。
上传时间： 2013-06-01
上传用户：lanwei
