电压比较器.ppt（1）阈值电压：比较器输出发生跳变时的输入电压称之为阈值电压或门限电平。 （2）输出电平：输出电压的高电平和低电平。 （3）灵敏度：输出电压跳变的前后，输入电压之差值。其值越小，灵敏度越高。然而，灵敏度越高，抗干扰能力就越差。零电平和非零电平比较器的灵敏度取决于运放从一个饱和状态转换到另一个饱和状态所需输入电压的值，而迟滞比较器的灵敏度等于两个阈值电压之差值。因而，迟滞比较器的抗干扰能力强。 （4）响应时间：输出电压发生跳变所需的时间称之为响应时间。
标签： 电压比较器
上传时间： 2022-02-18
上传用户：aben
LTspice1.变压器仿真的简单步骤：A.为每个变压器绕组绘制一个电感器B.采用一个互感（K）描述语句通过一条SPICE指令对其实施耦合：K1L1L21K语句的最后一项是耦合系数，其变化范围介于0和1之间，1代表没有漏电感。对于实际电路，建议您采用耦合系数=l作为起点。每个变压器只需要一个K语句；LTspice为一个变压器内部的所有电感器应用了单一耦合系数。下面所列是上述语句的等效语句：K1L1L21K2L2L31K3LlL31C.采用“移动”（F7）、“旋转”（Ctrl+R）和“镜像”（Ctrl+E）命令来调节电感器位置以与变压器的极性相匹配。添加K语句可显示所含电感器的调相点。D.LTspice采用个别组件值（在本场合中为个别电感器的电感）而非变压器的匝数比进行变压器的仿真。电感比与匝数比的对应关系如下：
标签： ltspice
上传时间： 2022-06-24
上传用户：
本书的内容选择完全以模拟电子技术应涵盖的内容为准，且包容了大量最新的知识。不该涵盖的，绝不囊括。比如，模数和数模转换器，虽然其内容更多与模电相关，但历史将其归属到了数电，我就没有在本书中涉及。新的且成熟的，必须纳入。比如全差分运放，信号源中的DDS，无源椭圆滤波器等，本书就花费大量篇幅介绍.理论基础，甚至细到如何解题，本书不吝篇幅，连推导的过程都不舍弃。如此之细，只为一个目的：读书就要读懂。看这本书，如果看不懂，只有一种可能，就是你没有好好看。要做到这一点，作者得懂，这很难.
上传时间： 2022-07-29
上传用户：
模／数转换是现代测控电路中非常重要的环节，它有并行和串行两种数据输出形式。目前，模／数转换器ADC已被做成大规模集成电路，并有多种型号和种类可供选择。本文介绍了AD7654的性能特点，并设计了AD76
上传时间： 2013-07-18
上传用户：sssnaxie
目 录 实验一、 电路仿真基础 ………………………………………………………… 1 实验二、 系统仿真基础 ………………………………………………………… 20 实验三、 DC仿真和电路模型 …………………………………………………… 36 实验四、 AC仿真和调整 ………………………………………………………… 55 实验五、 S参数仿真和优化 …………………………………………………… 72 实验六、 滤波器：瞬态，设计指导，momentum，DAC …………………… 95 实验七、 谐波平衡仿真 …………………………………………………………115 实验八、 电路包络仿真 …………………………………………………………132 实验九、 最终电路/系统仿真 ………………………………………………… 147 附录A、 射频瞬态仿真器 ………………………………………………………167 附录B、 谐波平衡仿真器 ………………………………………………………173 附录C、电路包络仿真器 ……………………………………………………… 181 《ADS2005仿真实验教程》是设计一个用于1900MHz GSM的RF接收系统，包含的部件主要有： 200MHz由集总参数元件构成的低通滤波器 1900MHz由微带线构成的带通滤波器 1900MHz的功放 把1900MHz变到200MHz的混频器 其他小部件 在完成这个系统的过程中，就可以掌握目录所示的内
上传时间： 2013-04-24
上传用户：Minly
ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
对你有用的知识，就介意那点积分啦。
上传时间： 2013-11-06
上传用户：cc1015285075
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
模电
标签： 差分放大电路
上传时间： 2013-10-15
上传用户：debuchangshi
本文以介质谐振器为起始，研究了介质谐振腔体滤波器的设计。文章首先介绍了介质谐振器基本的工作原理，围绕模式分离与Q值提高研究了实际介质腔体滤波器中常用的工作在TE01模的介质谐振器的基本特性，并在此基础上提出了一种新的介质谐振器结构，进一步提高介质谐振器模式分离度的同时，也提高了主模的品质因数。
上传时间： 2013-11-07
上传用户：xhz1993
