cpld与pc机通信的VHDL代码，用于模拟cs232收发功能
上传时间： 2013-08-13
上传用户：wab1981
FPGA-CPLD在软件无线电中的工程应用,基础知识，课件
上传时间： 2013-08-13
上传用户：叶立炫95
介绍了3DES加密算法的原理并详尽描述了该算法的FPGA设计实现。采用了状态机和流水线技术，使得在面积和速度上达到最佳优化；添加了输入和输出接口的设计以增强该算法应用的灵活性。各模块均用硬件描述语言实现，最终下载到FPGA芯片Stratix EP1S25F780C5中。
上传时间： 2013-08-20
上传用户：HGH77P99
有限状态机的设计\\r\\n包括仿真文件以及sof文件
上传时间： 2013-08-20
上传用户：18752787361
很好的几个FPGA工程，对提高FPGA设计有一定的帮助（注：代码为Verilog编写）。
上传时间： 2013-08-21
上传用户：英雄
在文件夹YL2440_CPLD中有做好的CPLD工程,请用Xilinx ISE 6.2打开.
上传时间： 2013-08-26
上传用户：cainaifa
有关FPGA中状态机开发的文章，内容很经典的，有开发例程。对硬件设计工程师比较有用
上传时间： 2013-09-03
上传用户：steveng
该工程文件实现ARM系统中CPLD的逻辑工作，起到外围资源的逻辑地址译码功能
上传时间： 2013-09-05
上传用户：zcs023047
1、 利用FLEX10的片内RAM资源，根据DDS原理，设计产生正弦信号的各功能模块和顶层原理图； 2、 利用实验板上的TLC7259转换器，将1中得到的正弦信号，通过D/A转换，通过ME5534滤波后在示波器上观察； 3、 输出波形要求： 在输入时钟频率为16KHz时，输出正弦波分辨率达到1Hz； 在输入时钟频率为4MHz时，输出正弦波分辨率达到256Hz； 4、 通过RS232C通信，实现FPGA和PC机之间串行通信，从而实现用PC机改变频率控制字，实现对输出正弦波频率的控制。
上传时间： 2013-09-06
上传用户：zhuimenghuadie
protel—2004dxp 免费为大家提供的破解注册机，觉得好用就顶。
上传时间： 2013-09-12
上传用户：gtf1207
