搜索:小时计

找到约 500 项符合「小时计」的查询结果

结果 500
按分类筛选
显示更多分类
https://www.eeworm.com/dl/648/316683.html 单片机开发

24小时计时程序

24小时计时程序,大于或等于24小时小时计时单元清0
下载 67
·
查看 1074
https://www.eeworm.com/dl/648/208019.html 单片机开发

proteus的一个小定时计时

proteus的一个小定时计时, 时钟用的是6M,有源文件自己看
下载 138
·
查看 1045
https://www.eeworm.com/dl/proteus/doc/18191.html 教程资料

proteus的一个小定时计时

proteus的一个小定时计时, \\r\\n\\r\\n时钟用的是6M,有源文件自己看
下载 23
·
查看 1108
https://www.eeworm.com/dl/663/452540.html VHDL/FPGA/Verilog

24小时时钟设计程序

24小时时钟设计程序,含有时,分,秒的电路设计,基于VHDL语言,用Quartus 2程序实现。
下载 194
·
查看 1076
https://www.eeworm.com/dl/663/368904.html VHDL/FPGA/Verilog

本程序为24小时计时器

本程序为24小时计时器,稳定无误差。简单好用,是Verilog HDL语言初学者的指引。
下载 183
·
查看 1053
https://www.eeworm.com/dl/644/381692.html 汇编语言

描述了24小时计时的数字钟

描述了24小时计时的数字钟,同时具有分秒计时的功能
下载 142
·
查看 1055
https://www.eeworm.com/dl/534/398346.html 其他

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟,并具有定时与闹钟功能,能在设定的时间发出闹铃音,能非常方便地对小时、分钟和秒进行手动调节以校准时间,每逢整点,产生报时音报时。实验平台: 1. 一台PC机; 2. MAX+PLUSII10.1。 Verilog HDL语言实现 ...
下载 38
·
查看 2092
https://www.eeworm.com/dl/663/368560.html VHDL/FPGA/Verilog

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟

设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟,并具有定时与闹钟功能,能在设定的时间发出闹铃音,能非常方便地对小时、分钟和秒进行手动调节以校准时间,每逢整点,产生报时音报时。 实验平台: 1. 一台PC机; 2. MAX+PLUSII10.1。 Verilog HDL语言实现,还有完整的实验报告 ...
下载 97
·
查看 1347
https://www.eeworm.com/dl/663/373538.html VHDL/FPGA/Verilog

数字显示当前的小时、分钟、秒; 2、可以预置为12小时计时显示和24小时计时显示; 3、一个调节键

数字显示当前的小时、分钟、秒; 2、可以预置为12小时计时显示和24小时计时显示; 3、一个调节键,用于调节目标数位的数字。对调节的内容敏感,如调节分钟或秒时,保持按下时自动计数,否则以脉冲计数; 4、一个功能键,用于切换不同状态:计时、调时、调分、调秒、调小时制式。 ...
下载 161
·
查看 1099
https://www.eeworm.com/dl/534/140737.html 其他

应用类 一个小小的倒计时程序

应用类 一个小小的倒计时程序,可以使用户在需要时提供方便快捷的操作:)
下载 130
·
查看 1074