搜索:小时计
找到约 500 项符合「小时计」的查询结果
结果 500
按分类筛选
- 全部
- 技术资料 (34182)
- 单片机开发 (5447)
- 其他 (3889)
- Java编程 (3144)
- matlab例程 (2953)
- 其他书籍 (2264)
- 数学计算 (1873)
- VHDL/FPGA/Verilog (1807)
- 单片机编程 (1778)
- 软件设计/软件工程 (1750)
- 汇编语言 (1683)
- 系统设计方案 (1356)
- 嵌入式/单片机编程 (1249)
- 数据结构 (1233)
- VC书籍 (1184)
- 学术论文 (1000)
- 文章/文档 (969)
- 书籍源码 (942)
- 技术书籍 (941)
- 电子书籍 (928)
- 数值算法/人工智能 (906)
- 教育系统应用 (830)
- DSP编程 (740)
- 人工智能/神经网络 (737)
- Linux/Unix编程 (723)
- 编译器/解释器 (594)
- 电源技术 (593)
- 微处理器开发 (553)
- 教程资料 (549)
- 电子书籍 (541)
- 可编程逻辑 (540)
- 通讯/手机编程 (518)
- 文件格式 (515)
- Internet/网络编程 (492)
- 操作系统开发 (491)
- 其他嵌入式/单片机内容 (488)
- 游戏 (474)
- 企业管理 (465)
- Delphi控件源码 (450)
- Java书籍 (421)
- 其他行业 (410)
- 通讯编程文档 (401)
- 软件工程 (383)
- 压缩解压 (383)
- 模拟电子 (372)
- 数据库系统 (344)
- Applet (338)
- SQL Server (329)
- 加密解密 (328)
- Jsp/Servlet (266)
- PCB相关 (257)
- 串口编程 (256)
- 其他数据库 (250)
- 源码 (233)
- 电子技术 (231)
- 嵌入式Linux (231)
- 嵌入式综合 (227)
- 通信网络 (223)
- J2ME (219)
- uCOS (214)
- 并行计算 (206)
- 驱动编程 (195)
- *行业应用 (188)
- 书籍 (186)
- Windows CE (185)
- JavaScript (180)
- 无线通信 (177)
- 交通/航空行业 (174)
- 技术管理 (172)
- 网络 (165)
- 中间件编程 (164)
- 技术教程 (157)
- 论文 (145)
- 传感与控制 (137)
- 测试测量 (126)
- C/C++语言编程 (125)
- 多国语言处理 (117)
- VxWorks (116)
- 工控技术 (115)
- 教程资料 (115)
- 行业发展研究 (115)
- 开发工具 (114)
- USB编程 (113)
- FlashMX/Flex源码 (112)
- 编辑器/阅读器 (107)
- 实用工具 (106)
- 家庭/个人应用 (103)
- 邮电通讯系统 (96)
- Delphi/CppBuilder (87)
- GPS编程 (87)
- 实用电子技术 (78)
- 行业应用文档 (78)
- 其他文档 (73)
- 设计相关 (68)
- 教程 (68)
- Ajax (65)
- 应用设计 (64)
- 单片机相关 (62)
- 百货/超市行业 (59)
- Pro/E教程 (54)
https://www.eeworm.com/dl/proteus/doc/18191.html
教程资料
proteus的一个小定时计时
proteus的一个小定时计时, \\r\\n\\r\\n时钟用的是6M,有源文件自己看
https://www.eeworm.com/dl/663/452540.html
VHDL/FPGA/Verilog
24小时时钟设计程序
24小时时钟设计程序,含有时,分,秒的电路设计,基于VHDL语言,用Quartus 2程序实现。
https://www.eeworm.com/dl/663/368904.html
VHDL/FPGA/Verilog
本程序为24小时计时器
本程序为24小时计时器,稳定无误差。简单好用,是Verilog HDL语言初学者的指引。
https://www.eeworm.com/dl/534/398346.html
其他
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟,并具有定时与闹钟功能,能在设定的时间发出闹铃音,能非常方便地对小时、分钟和秒进行手动调节以校准时间,每逢整点,产生报时音报时。实验平台: 1. 一台PC机; 2. MAX+PLUSII10.1。 Verilog HDL语言实现 ...
https://www.eeworm.com/dl/663/368560.html
VHDL/FPGA/Verilog
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟
设计一个能进行时、分、秒计时的十二小时制或二十四小时制的数字钟,并具有定时与闹钟功能,能在设定的时间发出闹铃音,能非常方便地对小时、分钟和秒进行手动调节以校准时间,每逢整点,产生报时音报时。
实验平台:
1. 一台PC机;
2. MAX+PLUSII10.1。
Verilog HDL语言实现,还有完整的实验报告 ...
https://www.eeworm.com/dl/663/373538.html
VHDL/FPGA/Verilog
数字显示当前的小时、分钟、秒; 2、可以预置为12小时计时显示和24小时计时显示; 3、一个调节键
数字显示当前的小时、分钟、秒;
2、可以预置为12小时计时显示和24小时计时显示;
3、一个调节键,用于调节目标数位的数字。对调节的内容敏感,如调节分钟或秒时,保持按下时自动计数,否则以脉冲计数;
4、一个功能键,用于切换不同状态:计时、调时、调分、调秒、调小时制式。 ...