// 移频选频原理 //Fvco=[(P*B)+A]*Frefin/R //P=32 //loop filter 100k----prescribe //R=12.8M/100K=128---Parameter1 //Fvco=频点*2+170280 -1400 //B=Fvco/32-----------Parameter2 //A=Fvco-32*B
标签： 100 prescribe Frefin filter
上传时间： 2013-12-26
上传用户：dancnc
仿真了锁相环工作到一定时间后达到锁定状态的过程，程序采用的是一阶RC低通滤波器即二阶一型环
上传时间： 2016-02-25
上传用户：qq21508895
DP256_HCS12_PLL锁相环驱动程序
上传时间： 2016-03-25
上传用户：jiahao131
该程序实现的锁相环，运行环境为matlab，二阶的环路滤波器
上传时间： 2016-03-26
上传用户：jichenxi0730
一个实现简单的数字锁相环Verilog代码，本人借鉴网上现有的代码后经修改在Cyclone II上调通实现，里面有ModelSim仿真成功的波形图
上传时间： 2014-01-22
上传用户：003030
基于ADF4106的锁相环程序，4106由单片机C8051F530提供控制字，输出频率3.6GHz，已经在单班上进行过调试。
上传时间： 2014-01-02
上传用户：leixinzhuo
本文在说明全数字锁相环的基础上，提出了一种利用FPGA设计一阶全数字锁相环的方法，并 给出了关键部件的RTL可综合代码，并结合本设计的一些仿真波形详细描述了数字锁相环的工作过程，最后对一些有关的问题进行了讨论。
上传时间： 2014-01-10
上传用户：asddsd
针对高频感应加热电源中用传统的模拟锁相环跟踪频率所存在的问题,提出一种非常适合于高频感应加热的 新型的数字锁相环。使用FPGA 内底层嵌入功能单元中的数字锁相环74HCT297 ,并添加少量的数字电路来实现。最后利 用仿真波形验证该设计的合理性和有效性。整个设计负载范围宽、锁相时间短,现已成功应用于100 kHz/ 30 kW 的感应加 热电源中。
上传时间： 2014-01-11
上传用户：AbuGe
用于时钟恢复的全数字锁相环设计，可以去掉时钟的抖动。
上传时间： 2016-05-23
上传用户：stewart·
一种基于锁相环的数字频率合成器的设计
上传时间： 2016-05-26
上传用户：wpt
