导频设计技术资料下载专区,收录500份相关技术文档、开发源码、电路图纸等优质工程师资源,全部免费下载。
一个自己用keil和Proteus设计的C51频率计代码,与大家一同分享!
PLD数字显示频率计的设计1
基于FPGA的数字频率计的设计,可测量从1hz到10000hz,误差在1hz以内,是EDA课程学习很好的实例。
频率计程序设计与仿真验证,基于VHDL语言
基于AT89S52单片机的频率计设计这是一份非常不错的资料,欢迎下载,希望对您有帮助!
基于51单片机的频率计设计,本课设用C语言编写的,里面有仿真,有实验报告
基于51单片机的频率计设计,附源程序和原理图,采用汇编语言编写,硬件使用开发板设计
4位数字频率计的verilog HDL设计,精度比较准的
加载登录表单中...
加载注册表单中...
加载表单中...