随着中国二代导航系统的建设，卫星导航的应用将普及到各个行业，具有自主知识产权的卫星导航接收机的研究与设计是该领域的一个研究热点。在接收机的设计中，对于成熟技术将利用ASIC芯片进行批量生产，该芯片是专用芯片，一旦制造成型不能改变。但是对于正在研究的接收机技术，特别是在需要利用接收机平台进行提高接收机性能研究时，利用FPGA通用可编程门阵列芯片是非常方便的。在FPGA上的研究成果，一旦成熟可以很方便的移植到ASIC芯片，进行批量生产。本课题就是基于FPGA研究GPS并行捕获技术的硬件电路，着重进行了其中一个捕获通道的设计和实现。 GPS信号捕获时间是影响GPS接收机性能的一个关键因素，尤其是在高动态和实时性要求高的应用中或者对弱GPS信号的捕获方面。因此，本文在滑动相关法基础上引出了基于FFT的并行快速捕获方法，采用自顶向下的方法对系统进行总体功能划分和结构设计，并采用自底向上的方法对系统进行功能实现和验证。 本课题以Xilinx公司的Spartan3E开发板为硬件开发平台，以ISE9.2i为软件开发平台，采用Verilog HDL编程实现该系统。并利用Nemerix公司的GPS射频芯片NJ1006A设计制作了GPS中频信号产生平台。该平台可实时地输出采样频率为16.367MHz的GPS数字中频信号。 本课题主要是基于采样率变换和FFT实现对GPS C/A码的捕获。该算法利用平均采样的方法，将信号的采样率降低到1.024 MHz，在低采样率下利用成熟的1024点FFT IP核对C/A码进行粗捕，给出GPS信号的码相位(精度大约为1/4码片)和载波的多普勒频率，符合GPS后续跟踪的要求。 同时，由于FFT算法是以资源换取时间的方法来提高GPS捕获速度的，所以在设计时，合理地采用FPGA设计思想与技巧优化系统。基于实用性的要求，详细的给出了基于FFT的GPS并行捕获各个模块的实现原理、实现结构以及仿真结果。并达到降低系统硬件资源，能够快速、高效地实现对GPS C/A码捕获的要求。 本研究是导航研究所承担的国家863课题“利用多径信号提高GNSS接收机性能的新技术研究”中关于接收机信号捕获算法的一部分，对接收机的设计具有一定的参考价值。
上传时间： 2013-07-22
上传用户：user08x
扩频通信技术因为具有较强的抗干扰、抗噪声、抗多径衰落能力、较好的保密性、较强的多址能力和高精度测量等优点，在军事抗干扰和个人通信业务中得到了很大的发展。尤其是基于扩频理论的CDMA通信技术成为国际电联规定的第三代移动通信系统的主要标准化建议后，标志着扩频通信技术在民用通信领域的应用进入了新阶段。 近年来，随着微电子技术和电子设计自动化(EDA)技术的迅速发展，以FPGA和CPLD为代表的可编程逻辑器件凭借其设计方便灵活等特点广泛应用于数字信号处理领域。 本论文正是采用基于FPGA硬件平台来实现了一个直接序列扩频通信基带系统，该系统的实现涉及扩频通信和有关FPGA的相关知识，以及实现这些模块的VHDL硬件描述语言和QuartusⅡ开发平台，目标是实现一个集成度高、灵活性强、并具有较强的数据处理能力的扩频通信基带系统。 本论文中首先对扩频通信的基础理论做了探讨，着重对直序扩频的理论进行了分析；其次根据理论分析，设计了全数字直接序列扩频基带系统的结构，完成了扩频序列的产生、信息码的输入和扩频。重点完成了对基带扩频信号的相关解扩和几种同步捕获电路的设计，将多种专用芯片的功能集成在一片大规模FPGA芯片上。在论文中列出了部分模块的VHDL程序，并在QuartusⅡ仿真平台上完成各部分模块的功能仿真。
上传时间： 2013-04-24
上传用户：chenjjer
扩频通信系统与常规的通信系统相比，具有很强的抗窄带干扰，抗多径干扰，抗人为干扰的能力，并具有信息隐蔽、多址保密通信等优点，在近年来得到了迅速的发展。论文针对直扩通信系统中伪码和载波同步问题而展开，研究了直扩系统的结构、性能及完成了相关参数的计算，改进了包络算法，设计了解扩和解调器，最后用ISE9.1实现了解扩和解调器的仿真波形，验证了设计的正确性。 论文研究了扩频通信系统的特点、国内外发展现状及理论基础，完成了DS-QPSK接收机的解扩器和解调器的设计与实现。解扩器主要围绕着伪码的捕获与跟踪这一核心，分析了解扩器的结构、性能及其完成了相关参数的计算，完成了数字下变频器、伪码发生电路、伪码相关积分提取电路、多通道快码捕获电路、伪码跟踪鉴相电路、伪码时钟调整电路的设计，并在ISE9.1编程综合得到仿真结果，验证了设计的正确性。由于相关积分包络算法是整个系统的基础和核心，为了减少时延和系统所占硬件资源，改进了包络算法并得到了仿真验证。结果表明，它不但减少了硬件资源的占用、缩短了延时，而且对整个系统的优化起着决定性的作用。论文给出了伪码同步的仿真结果及资源占用情况，有力地说明了解扩器占用资源少、时延短等特点。 解调器研究了频偏及载波相位误差对信号的影响及同步方案，完成了数控振荡器、反正切鉴频器、环路滤波器的设计并得到了相关的仿真波形，实现了载波的跟踪，给出了仿真结果及资源占用情况，对系统实现过程中的一些经验进行了总结。最后是对论文工作的一些总结和对今后工作的展望。
上传时间： 2013-06-13
上传用户：924484786
无线传感器网络（Wireless Sensor Networks，WSN）是由大量传感器节点组成，这些节点部署在监测区域内通过无线通信方式，形成的一个多跳自组织的网络。整个网络的作用是协作地感知、采集和处理网络覆盖区域中监测对象的信息，并发送给观察者，可广泛应用于环境监测、医疗护理、军事、商业等多个领域。 媒体访问控制（Medium Access Control，MAC）协议处于无线传感器网络协议的物理层和路由层之间，用于在传感器节点间公平有效地共享通信媒介，对传感器网络的性能有较大影响。与传统无线网络不同，提高能量效率和可扩展性是无线传感器网络MAC协议设计的主要目标。 本文主要阐述基于FPGA对IEEE802．15．4 MAC层功能的实现。首先介绍了无线传感器网络的体系结构、MAC协议的设计要求以及已有的MAC层协议，讨论了无线传感器网络MAC层的主要要求和功能。然后详细介绍和分析了IEEE802．15．4的MAC协议，并在此基础上，通过NS2平台对MAC层协议进行了仿真，研究不同网络负荷下信道访问机制的各个参数对吞吐量，丢包率，传输延时的影响，分析了隐蔽站问题、确认帧机制。 本文对MAC层中的主要功能，诸如数据收发、帧处理、信道接入方式以及帧检验等提出了基于FPGA的硬件解决方法。设计选用硬件描述语言VerilogHDL，在QuartusⅡ中完成模块的综合和布局布线，在QuartusⅡ和Modelsim中进行时序仿真验证，最终下载到自主设计Altera公司的Cyclone开发板中。 对设计的验证采取的是由里及外的方式，先对系统主模块的功能进行验证，然后下载到与CC2430开发板相连接的FPGA中对设计进行验证测试。验证流程是功能仿真、时序仿真和板级调试，最终通过测试，验证了该设计的功能。测试结果表明，该模块能满足无线传感器网络低速率应用环境的需要，具有优良的扩展性能，达到了预期的设计目标。
上传时间： 2013-06-14
上传用户：竺羽翎2222
FPGA作为新一代集成电路的出现，引起了数字电路设计的巨大变革。随着FPGA工艺的不断更新与改善，越来越多的用户与设计公司开始使用FPGA进行系统开发，因此，PFAG的市场需求也越来越高，从而使得FPGA的集成电路板的工艺发展也越来越先进，在如此良性循环下，不久的将来，FPGA可以主领集成电路设计领域。正是由于FPGA有着如此巨大的发展前景与市场吸引力，因此，本文采用FPGA作为电路设计的首选。 @@ 随着FPGA的开发技术日趋简单化、软件化，从面向硬件语言的VHDL、VerilogHDL设计语言，到现在面向对象的System Verilog、SystemC设计语言，硬件设计语言开始向高级语言发展。作为一个软件设计人员，会很容易接受面向对象的语言。现在软件的设计中，算法处理的瓶颈就是速度的问题，如果采用专用的硬件电路，可以解决这个问题，本文在第一章第二节详细介绍了软硬结合的开发优势。另外，在第一章中还介绍了知识产权核心（IP Core）的发展与前景，特别是IP Core中软核的设计与开发，许多FGPA的开发公司开始争夺软核的开发市场。 @@ 数字电路设计中最长遇到的就是通信的问题，而每一种通信方式都有自己的协议规范。在CPU的设计中，由于需要高速的处理速度，因此其内部都是用并行总线进行通信，但是由于集成电路资源的问题，不可能所有的外部设备都要用并行总线进行通信，因此其外部通信就需要进行串行传输。又因为需要连接的外部设备的不同，因此就需要使用不同的串行通信接口。本文主要介绍了小型CPU中常用的三种通信协议，那就是SPI、I2C、UART。除了分别论述了各自的通信原理外，本文还特别介绍了一个小型CPU的内部构造，以及这三个通信协议在CPU中所处的位置。 @@ 在硬件的设计开发中，由于集成电路本身的特殊性，其开发流程也相对的复杂。本文由于篇幅的问题，只对总的开发流程作了简要的介绍，并且将其中最复杂但是又很重要的静态时序分析进行了详细的论述。在通信协议的开发中，需要注意接口的设计、时序的分析、验证环境的搭建等，因此，本文以SPI数据通信协议的设计作为一个开发范例，从协议功能的研究到最后的验证测试，将FPGA 的开发流程与关键技术等以实例的方式进行了详细的论述。在SPI通信协议的开发中，不仅对协议进行了详细的功能分析，而且对架构中的每个模块的设计都进行了详细的论述。@@关键词：FPGA；SPI；I2C；UART；静态时序分析；验证环境
上传时间： 2013-04-24
上传用户：vvbvvb123
移动无线信道特性对移动通信系统性能具有重要影响，移动信道建模和仿真对移动通信系统的研发具有重要意义。因此，对移动信道建模与仿真进行研究，具有重要的理论意义和实际应用价值。 本文从无线电波的传播特点出发，分析了无线电波的传播模型和描述信道特性的主要参数，重点分析了移动小尺度衰落模型；结合无线电波传输环境的特点，研究了平坦衰落信道和频率选择性信道的特点，设计了基于FPGA的移动无线信道仿真器，同时给予了软硬件验证。 本文从衰落的数学模型角度研究了信道传输特性，以及各项参数对信道特性的影响。主要做了以下几个方面的工作： 1.简要介绍了无线电通信的发展史及信道建模与仿真的意义；论述了信道对无线信号主要的三类影响：自由空间的路径损失、阴影衰落、多径衰落；分析了无线通信传播环境，移动无线通信信道仿真的基本模型，同时介绍了用正弦波叠加法和成型滤波器法建立信道确定型仿真模型的具体实现方法。 2.对移动无线信道特性进行了Matlab仿真，对仿真结果进行了对比分析，对影响信道特性的主要参数设置进行了分析仿真。 3.设计了一种基于FPGA的移动无线信道仿真器，并对实现该仿真器的关键技术和实现方法进行了分析。该信道仿真器能够实时模拟窄带信号条件下无线信道的主要特点，如多径时延、多普勒频移、瑞利衰落等，其主要的技术指标达到了设计要求。该模拟器结构简单，参数可调，易于扩展，通用性强，可以部分或全部集成到处于研制阶段的接收机中，以便于性能测试，也可应用于教学实践。
上传时间： 2013-04-24
上传用户：suxuan110425
DDR2 SDRAM是目前内存市场上的主流内存。除了通用计算机系统外，大量的嵌入式系统也纷纷采用DDR2内存，越来越多的SoC系统芯片中会集成有DDR2接口模块。因此，设计一款匹配DDR2的内存控制器将会具有良好的应用前景。 论文在研究了DDR2的JEDEC标准的基础上，设计出DDR2控制器的整体架构，采用自项向下的设计方法和模块化的思想，将DDR2控制器划分为若干模块，并使用Verilog HDL语言完成DDR2控制器IP软核中初始化模块、配置模块、执行模块和数据通道模块的RTL级设计。根据在设计中遇到的问题，对DDR2控制器的整体架构进行改进与完善。在分析了Altera数字PHY的基本性能的基础上，设计DDR2控制器与数字PHY的接口模块。搭建DDR2控制器IP软核的仿真验证平台，针对设计的具体功能进行仿真验证，并实现在Altera Stratix II GX90开发板上对DDR2存储芯片基本读/写操作控制的FPGA功能演示。 论文设计的DDR2控制器的主要特点是： 1.支持数字PHY电路，不需要实际的硬件电路就完成DDR2控制器与DDR2存储芯片之间的物理层接口，节约了设计成本，缩小了硬件电路的体积。 2.将配置口从初始化模块中分离出来，简化了具体操作。 3.支持多个DDR2存储芯片，使得DDR2控制器的应用范围更为广阔。 4.支持DDR2的三项新技术，充分发挥DDR2内存的特性。 5.自动DDR2刷新控制，方便用户对DDR2内存的控制。
上传时间： 2013-06-10
上传用户：ynzfm
由于移动环境的复杂性，无线信号在发送传输和接收过程中有很明显的衰落现象，特别是在高频无线通信中，多径衰落或频率选择性衰落对无线信号的干扰最为严重。通过分集接收技术，Rake接收机在CDMA移动通信系统中抗多径衰落效果尤为明显。作为一种新颖的多址接入方式，多载波CDMA充分利用了OFDM最优频率利用率以及CDMA的多址和频率分集，且系统容量和抗符号间干扰性能明显优于传统的单载波CDMA。这些特性使得多载波CDMA成为未来的宽带无线通信系统最有希望的候选。 @@ 本文研究了一种多载波扩频通信系统，介绍了其Rake接收机工作原理和设计思想，进行了理论仿真并用FPGA予以实现。 @@ 本文首先介绍了移动通信系统的发展历史以及OFDM和CDMA技术原理，并描述了OFDM和CDMA结合的三种系统（MC-DS-CDMA、MT-CDMA、MC-CDMA）的原理和系统模型；接着，介绍了目前影响移动通信的主要衰落以及Rake接收机基本原理及其作用。多径信号的每路信号都可能含有可以利用的信息，Rake接收机就是通过多个相关接收器接收多径信号中各路信号，通过信道估计和信道补偿消去信道因子的附加相位，并把他们合并在一起，以此来改善信号的信噪比和系统的可靠性；在此基础上，论文提出了一种多载波扩频通信系统的实现方案，并详细介绍了其Rake接收机实现原理，给出了最大比合并时各种分径数目下系统误码率的仿真图；最后介绍了此方案中Rake接收机的FPGA硬件实现设计方案及其系统 测试结果。@@ 仿真结果显示出随着分集径数的增加，系统的误码率显著降低。表明Rake接收机抗多径衰落效果显著，且在多载波CDMA系统中其分集效果更好，实现相对简单。最终Rake接收机的FPGA实现结果同理论仿真一致，时序通过，资源耗费不大，具有较大的实用价值。 @@关键词：多载波扩频通信，CDMA，Rake接收机，FPGA
上传时间： 2013-07-25
上传用户：axxsa
无线局域网(WLAN)是未来移动通信系统的重要组成部分。由于摆脱了有线连接的束缚，无线局域网具有移动性好、成本低以及网络传输故障少等诸多优点，得到了越来越广泛的发展与应用。正交频分复用(OFDM)技术具有抗多径衰落，频谱利用率高等优点，特别适合于无线环境下的高速数据传输，是高速无线局域网的首选技术之一。从IEEE802.11a，IEEE802.11g到IEEE802.1n都是以OFDM为基础。随着OFDM技术的普及以及下一代通信技术对OFDM的青睐，研究与实现应用于无线局域网的OFDM关键技术具有一定的意义。 本文首先介绍了WLAN的基本概念及相关协议标准和OFDM系统的工作原理，并描述了基于IEEE802，11a和IEEE802.11n标准的OFDM系统的数据帧结构以及系统参数。文中对OFDM传输系统的关键算法进行了详细的研究。然后以Xilinx公司的ISE10.1为软件平台，利用VHDL描述的方式，并以FPGA(现场可编程门阵列)芯片SPARTAN-3E为硬件平台，研究实现了适用于IEEE802.11a和IEEE802.11n的64点16bits复数块浮点结构的FFT模块，(2，1，7)卷积编码和维特比译码模块，以及分组检测和符号定时模块，并进行了仿真、综合、下载验证等工作。
上传时间： 2013-06-25
上传用户：cee16
扩频通信，即扩展频谱通信技术(Spread Spectrum Communication)，它与光纤通信、卫星通信一同被誉为进入信息时代的三大高技术通信传输方式。 扩频通信是将待传送的信息数据用伪随机编码序列，也即扩频序列(SpreadSequence)调制，实现频谱扩展后再进行传输。接收端则采用相同的编码进行解调及相关处理，恢复出原始信息数据。 扩频通信系统与常规的通信系统相比，具有很强的抗人为干扰，抗窄带干扰，抗多径干扰的能力，并具有信息隐蔽、多址保密通信等特点。 现场可编辑门阵列FPGA(Field Programmable Gate Array)提供了极强的灵活性，可让设计者开发出满足多种标准的产品。FPGA所固有的灵活性和性能也可让设计者紧跟新标准的变化，并能提供可行的方法来满足不断变化的标准要求。 EDA 工具的出现使用户在对FPGA设计的输入、综合、仿真时非常方便。EDA打破了软硬件之间最后的屏障，使软硬件工程师们有了真正的共同语言，使目前一切仍处于计算机辅助设计(CAD)和规划的电子设计活动产生了实在的设计实体论文对扩频通信系统和FPGA设计方法进行了相关研究，并且用Altera公司的最新的FPGA开发平台QuartusII实现了一个基带扩频通信系统的发送端部分，最后用软件Protel99SE设计了相应的硬件电路。 该系统的设计主要分为两个部分。第一部分是用QuartusII软件设计了系统的VHDL语言描述代码，并对系统中每个模块和整个系统进行相应的功能仿真和时序时延仿真；第二部分是设计了以FPGA芯片EP1C3T144C8N为核心的系统硬件电路，并进行了相关测试，完成了预定的功能。
上传时间： 2013-07-26
上传用户：15679277906
