本课题首先研究了常规的RS译码器的算法，确定在关键方程的计算中采用一种新改进的BM算法，然后提出了基于复数基的有限域快速并行乘法器和利用幂指数相减进行除法计算的有限域除法器，通过这些优化方法提高了RS译码器的速度，减少了译码延时和硬件资源使用，最后利用VHDL硬件描述语言在FPGA上实现了流水线处理的RS(255,223)译码器。 本课题实现的RS(255,223)硬件译码器的性能在国内具有领先水平，对我国以后航天项目高速数据传输系统的设计有着很大的意义。
上传时间： 2013-06-29
上传用户：gokk
随着雷达、图像、通信等领域对信号高速处理的要求，研究人员正寻求高速的数字信号处理算法，以满足这种高速地处理数据的需要。常用的高速实时数字信号处理的器件有ASIC、可编程的数字信号处理芯片、FPGA，等等。 本文研究了时域FPGA上实现高速高阶FIR数字滤波器结构，并实现了高压缩比的LFM脉冲信号的匹配滤波。文章根据FIR数字滤波器理论，分析比较实现了FIR滤波器的方法；使用并行分布式算法，在Xilinx的VirtexⅡFPGA系列芯片上设计了高速高阶FIR滤波器。并详细进行了分析；设计出了一个256阶的线性调频脉冲压缩信号的匹配滤波器设计实例，并用ModelSim软件进行了仿真。
上传时间： 2013-07-18
上传用户：yt1993410
网络带宽依然在不断增长（尤其是在本地网），最后一公里的高速接入日益普及;另一方面的情况是大容量的磁盘、FLASH移动存储盘和激光盘的容量不断增大，使得传送和储存数据的成本不断地下降。不仅使人发问：我们孜孜不倦的搞视频压缩高级算法还有多少意义？我们可以看到，算法的复杂性日益增加，但性能的提高却接近边缘。 是什么还在要求更高的压缩速率？还有被我们遗忘的地方吗？还有什么应用让我们继续追求更精妙的压缩算法？ 在作者看来，这个应用领域就是移动视频服务。无线频谱这种稀缺资源的有限性决定了我们必须继续对视频压缩技术进行研究。即使伴随UMTS/IMT2000的到来，移动终端可以获得的数据速率也限制在144Kbit/s，在微蜂窝的时候最高能达到的速率上限也在2Mbit/s。144Kbit/s的速率对于较高质量的视频传输来讲，仍然是有限的。因此，可以预见，移动终端的空中接口这个瓶颈使得我们必须继续进行视频压缩。 另一方面，移动终端领域开发视频压缩算法，在其低功耗和实时性要求下，也是异常困难的。为了减少计算的复杂性和运动估计的功耗，业界提出了许多快速算法，例如2-D的对数搜索，三步搜索，联合搜索。尽管这些方法减少了功耗，其结果是视频压缩性能的降低，因为这些算法的本质是减少了运动搜索的空间。为了实现运动搜索的低功耗，在电路领域又提出了搜索窗口和时钟管理的措施。但这些方法都是在牺牲视频压缩比性能的基础进行的折中，并没有强调算法映射结构上做出处理。 本论文提出了一种新的解决MPEG-4运动估计运算的低功耗实时处理器架构。其基础是采用了心肌阵列并行处理技术和低功耗控制电路。运动估计的繁复运算通过心肌阵列分布式运算得到有效处理。从理论上看，心肌阵列有其简单易理解性，然后，由于FPGA的互联网络有限性，设计这样一个阵列仍有许多值得注意的问题。论文提出使用保守近似处理在全局运动估计中减少功耗，其本质是消除不必要的冗余运算。宏块的最小误差匹配是一个典型的串行操作过程。论文新提出的方法是在进行绝对匹配前使用保守计算，如果保守误差值与最小误差差别过大，则不进行绝对误差计算。 总的说来，论文实现了两个目标：通过心肌阵列实现了实时的运动估计编码，通过在算法层次引入控制电路，降低运动估计电路的功耗。
上传时间： 2013-06-23
上传用户：lacsx
本论文主要对无线扩频集成电路设计中的信道编解码算法进行研究并对其FPGA实现思路和方法进行相关研究。 近年来无线局域网IEEE802.11b标准建议物理层采用无线扩频技术，所以开发一套扩频通信芯片具有重大的现实意义。无线扩频通信系统与常规通信相比，具有很强的抗干扰能力，并具有信息荫蔽、多址保密通信等特点。无线信道的特性较复杂，因此在无线扩频集成电路设计中，加入信道编码是提高芯片稳定性的重要方法。 在了解扩频通信基本原理的基础上，本文提出了“串联级联码+两次交织”的信道编码方案。串联的级联码由外码——(15，9，4)里德-所罗门(Reed-Solomon)码，和内码-(2，1，3)卷积码构成，交织则采用交织深度为4的块交织。重点对RS码的时域迭代译码算法和卷积码的维特比译码算法进行了详细的讨论，并完成信道编译码方案的性能仿真及用FPGA实现的方法。 计算机仿真的结果表明，采用此信道编码方案可以较好的改善现有仿真系统的误符号率。 本论文的内容安排如下：第一章介绍了无线扩频通信技术的发展状态以及国内外开发扩频通信芯片的现状，并给出了本论文的研究内容和安排。第二章主要介绍了扩频通信的基本原理，主要包括扩频通信的定义、理论基础和分类，直接序列扩频通信方式的数学模型。第三章介绍了基本的信道编码原理，信道编码的分类和各自的特点。第四章给出了本课题选择的信道编码方案——“串联级联码+两次交织”，详细讨论了方案中里德-所罗门(Reed-Solomon)码和卷积码的基本原理、编码算法和译码算法。最后给出编码方案的实际参数。第五章对第四章提出的编码方案进行了性能仿真。第六章结合项目实际，讨论了FPGA开发基带扩频通信系统的设计思路和方法。首先对FPGA开发流程以及实际开发的工具进行了简要的介绍，然后给出了扩频通信系统的总体设计。对发射和接收子系统中信道编码、解码等相关功能模块的实现原理和方法进行分析。第七章对论文的工作进行总结。
上传时间： 2013-07-07
上传用户：时代电子小智
谐波带来的影响已经严重危及到电力系统的安全、经济、稳定运行。解决谐波污染的关键在于精确实时地确定谐波的成分、幅值和相位等因素。而今普通工业控制计算机已越来越不能满足系统运行的高效性、高实时性、高稳定运行性和高可靠性等要求，给谐波的测量带来误差，因而开发新一代基于ARM平台和嵌入式Linux系统的电力谐波检测装置来满足这些要求显得很重要。 同时，友好的图形界面也已经成为人们普遍关注的一个热点问题。电力谐波检测装置的图形用户系统更是存在着进程独立、网络通信能力、跨平台等特殊需求。在众多的图形用户界面软件中，因QT/Embedded具有跨平台、面向对象、能设计精美的人机界面等优点，系统便选取QT/Embedded作为支撑平台，并解决了QT/Embedded跨平台移植和中文化等问题。 因频谱泄露和栅栏效应以及系统基本频率的波动，普通的FFT算法不能准确测量谐波和间谐波成份。为了提高测量精度，本文先用频域插值法确定系统的基本频率，以及插值多项式方法重构时域采样信号，接下来用FFT计算整数次谐波成份，以及频域插值方法计算间谐波成份。 系统选用长沙科瑞捷机电有限公司提供的基于ARM处理器的SAM7430模块，在此基础上开发谐波检测软件，包括数据采集、FFT分析以及界面显示程序。经初步调试系统工作稳定可靠，具有一定的实用参考价值。
上传时间： 2013-08-02
上传用户：lijinchuan
针对现代中低压电网电能质量的监测及谐波治理的需要，论文综合运用嵌入式技术、现代信号处理技术、虚拟仪器技术设计了一种新型低功耗、集成化的电网参数监测仪。此系统实现了对三相电网相/线电压、电流、有功功率、无功功率、视在功率、电网频率、功率因数以及三相电压、电流的31次以内谐波的实时监测。 论文分析了基于微处理器的电力系统基本参数的测量原理；对被测信号的交流参量通过抽样方法获得，由多点的抽样数据统计得到的结果可以减小随机误差的影响；基于DFT和FFT的谐波测量原理，将FFT应用于谐波分析获得信号的频域参数；针对谐波测量中的混叠误差设计了二阶抗混叠滤波器；分析了非同步采样和对非时限信号的截断造成的频谱泄露和栅栏效应及其对谐波测量精度的影响。讨论了常用的几种窗函数对频谱泄漏的抑制作用，在此基础上选择加海明窗对采样信号进行处理；针对DDS具有高精度频率合成的特点，将其应用到电网信号的采样上，提高了采样的同步性，使得测量精度满足了系统的要求。上述方法需要大量快速的迭代运算，系统微处理器选用了32位ARM芯片LPC2132，提高了系统的数据处理能力和实时性。系统供电电源采用了开关电源、减小了体积，提高了效率；完成了下位机数据采集部分、二阶抗混叠滤波器、测频电路及通信模块电路的设计；最后介绍了软件设计部分，主要包含了数据采集的实现过程，FFT程序的设计，给出了各部分程序的流程图；系统上位机软件设计了电网数据处理程序，该软件以LabWindows/CVI6.0为开发平台，利用CVI丰富的库函数，完成对数据的处理、显示和记录等工作，并采用双线程运行模式，在数据采集和处理的同时完成了显示、命令的发送和运行曲线等功能。 按上述方案设计的样机经过三次电路制作与软件调试，主要技术参数达到了设计要求，通过了实验室测试，目前正在电力系统谐波治理系统中进行工业实验。
上传时间： 2013-04-24
上传用户：我好难过
磁共振成像（MRI）由于自身独特的成像特点，使得其处理方法不同于一般图像.根据不同的应用目的，该文分别提出了MRI图像去噪和分割两个算法.首先，该文针对MRI重建后图像噪声分布的实际特点，提出了基于小波变换的MRI图像去噪算法.该算法详细阐明了MRI图像Rician噪声的特点，首先对与噪声和边缘相关的小波系数进行建模，然后利用最大似然估计来进行参数估计，同时利用连续尺度间的尺度相关性特点来进行函数升级，以便获得最佳萎缩函数，进一步提高图像的质量，最终取得了一定的效果.与此同时，该文对MRI图像的进一步的分析与应用展开了一定研究，提出了一种改进的快速模糊C均值聚类鲁棒分割算法.该算法先用K均值聚类方法得到初始聚类中心点，同时考虑邻域对分割结果的影响，对目标函数加以改进，用来克服噪声和非均匀场对MRI图像分割的影响，达到鲁棒分割的目的，为进一步图像处理和分析打下基础.通过实验，我们发现，无论是针对模拟图像还是实际图像，该文所提出的两个算法都取得了较好的效果，达到了预期的目的.
上传时间： 2013-04-24
上传用户：zhichenglu
盘式永磁同步电动机是一种性能优越、但结构特殊的电动机。作为一种理想的驱动装置，其应用范围遍及航天、国防、工农业生产和日常生活的各个领域。本文利用稀土永磁材料钕铁硼的高矫顽力，提出了一种省却了铁心的双转子、单定子结构盘式无铁心永磁同步电机，进一步减轻了电机的质量并消除转矩脉动。 对电机的设计、性能预测都离不开电机电磁场的计算。不同于传统的圆柱式径向磁通电机，盘式无铁心电机是轴向磁通电机，外加其无铁心的结构，决定了该电机的磁场呈三维、开域分布。对它的电磁场分析，不能采用对待径向磁通电机的化为二维磁场的分析方法。 本文研究的重点内容分为两部分：(1)在盘式无铁心永磁同步电机的结构上，建立其磁场三维模型，由三维有限元法计算三维电磁场，分析计算结果，并总结出盘式无铁心永磁同步电机的磁场分布规律。 (2)在磁场计算的基础上，将Halbach型永磁体阵列的理论应用到磁钢设计中来，提出磁钢结构优化方案，研究出适合于盘式无铁心永磁同步电机的磁钢结构，以获得理想的磁场波形和磁密值。 本文首先从磁路计算的方法入手，通过磁路计算分析出盘式无铁心永磁同步电机的磁场分布特点。其后直接运用三维有限元法求解该电机的电磁场，分析计算结果。为了获得低漏磁、高气隙磁密值、正弦形的气隙磁场分布，本文先后提出普通轴向充磁磁钢结构、不等厚轴向充磁磁钢结构并将Halbach阵列的理论应用到盘式无铁心永磁同步电机的磁刚结构优化中，讨论了三种不同角度的Halbach型永磁体阵列。最后为了简化磁钢的加工工艺，将不等厚永磁体阵列与Halbach永磁体阵列相结合，提出了最经济、有效的改进型Halbach永磁体阵列，给出具体磁钢尺寸，并运用ANSYS软件对各种磁钢结构产生的磁场进行结果仿真。
上传时间： 2013-06-23
上传用户：zhaoq123
我国是世界上设施农业面积最大的国家，设施面积占世界总面积的70-80％。目前国内设施温室应用的主要环境参数采控系统大多为进口产品，这些产品技术含量高，采控效果好，但相对价格较高，通常适用于现代化的大型或高档连栋温室。少数国产品牌无论技术水平还是采控效果均不甚理想，尤其缺少能够适用于我国常见的中小型日光温室的低成本智能采集控制装置。本文基于国家高技术研究发展计划(863计划)课题“设施农业精准生产技术系统构建与应用”，对设施温室环境和生物信息数据采集、传输、备份、调控问题进行了研究。 论文分析了目前国内中小型日光温室环境监控需求，提出并实现了一套网络型设施农业日光温室智能控制系统从硬件到软件的完整方案。主要研究工作如下： (1) 开发了面向常用环境信息传感器和生物信息传感器的数据采集模块，该数据采集模块具有可定制、可扩展的特点。 (2) 开发了基于CF卡的数据备份及存储模块，为实现现场数据的大容量存储和本地化自主控制提供了基础。 (3) 构建了传感器数据的局域传输网络和以太网络接口，满足了节点环境参数及视频信息宽带传输与温室集中监控的需要。 (4) 开发了面向中小型日光温室的可扩展核心设备管理模块，实现了在决策服务器支持下的环境参数本地自主调控。 (5) 移植了嵌入式操作系统、开发了设备驱动程序，使用户可以灵活方便地调用板载设备进行系统的二次定制开发。 (6) 对系统软件、硬件进行了模拟调试和现场实验，验证了系统在设施温室环境采控中的各项功能。 论文结构如下：首先分析了课题的研究背景、意义、研究现状和相应关键技术；然后在温室控制的需求分析上提出了智能控制系统的方案；接着给出了智能PAC系统子/主节点的硬件设计及实现，给出了基于U-BOOT与uClinux的智能PAC系统软件设计和驱动开发；其次设计了实验平台对智能PAC系统进行仿真调试和现场实验。论文最后展望了我国设施农业温室环境监控的发展。 现场实验表明，该智能PAC系统解决了日光温室环境和生物信息数据采集、传输、备份问题，并且具有可定制化、可编程、运行稳定可靠的特点，达到了预期的设计要求。
上传时间： 2013-04-24
上传用户：qw12
指令集仿真器是目前嵌入式系统研究中一个极其重要的领域，一个灵活高效且准确度高的仿真器不仅可以实现对嵌入式系统硬件环境的仿真，而且是现代微处理器结构设计过程中性能评估的重要工具. 仿真器的性能已经成为影响整个设计效率的重要因素，在现有的指令集仿真技术中，编译型仿真技术虽然可以获得高的仿真速度，但其对应用的假设过于严格，限制了其在商业领域中的应用；解释型仿真器虽被普遍使用，但其缺点也很明显，由于模拟过程中需要耗费大量时间用于指令译码，解释型模拟器速度往往很有限，使用性能较低。由此可见，如何减少仿真过程中的指令译码时间，是提高仿真器的性能的关键。 本文旨在提出一个指令集仿真器的原型，重点解决指令解码过程中的速度瓶颈，在其基础可以进行扩充和改进，以适应不同硬件平台的需要。文章首先从ARM指令集的指令功能和编码格式入手，通过分析和比较找出了一般常用指令的编码和实现规律，并在此基础上进行了高级语言的描述，其后提出了改进版解释型指令集仿真器的设计方案，包括为提高仿真器性能，减少译码时间，创新性的在流程设计中加入了预解码的步骤，同时用自己设计的压缩算法解决了因预解码产生大量译码信息而带来的内存过度消耗难题。接下来，描述了仿真器的实现，包括指令的取指、译码、执行等基本功能，并着重描述了如何通过划分存储域和存储块的方式模拟真实存储器的读写访问实现。 另外，需要特别指出的是，针对仿真器中普遍存在的调试难问题，本文从一线程序开发人员的角度，在调试模块的设计中除了断点设置、程序暂停、恢复等基本功能外，还添加了各类监视设备和程序跟踪的功能，以期能提高本仿真器的实用性。 在文章的结尾，提出了仿真器的验证方案，并按照该方案对仿真器进行了功能和性能上的验证，最后对进一步的工作进行了展望。
上传时间： 2013-08-02
上传用户：宋桃子
