编码器倍频、鉴相电路在FPGA中的实现
编码器倍频、鉴相电路在FPGA中的实现...
容错编码技术资料
📦 资源总数：5459
💻 源代码：9473
容错编码是一种关键的数字通信与存储技术，通过添加冗余信息来检测并纠正数据传输或存储过程中可能出现的错误。广泛应用于计算机科学、电信工程及航空航天等领域，确保数据完整性与系统可靠性。掌握容错编码原理不仅能够提升个人专业技能，在设计高效可靠的通信系统时也至关重要。本页面汇集了5459份精选资源，涵盖从基础理论到高级应用的全面内容，是电子工程师深入学习和研究的理想选择。
🔥 容错编码热门资料
查看全部5459个资源 »编码规范(华为)
编码规范(华为)...
基于FPGA的34位串行编码信号设计与实现
为实现某专用接口装置的接口功能检测，文中详细地介绍了一种34位串行码的编码方式，并基于FPGA芯片设计了该类型编码的接收、发送电路。重点分析了电路各模块的设计思路。电路采用SOPC模块作为中心控制器，设计简洁、可靠。试验表明：该设计系统运行正常、稳定。 ...
基于CycloneIII构成的RS编码系统
本文采用Altera公司的FPGA器件Cyclone III系列EP3C10作为核心器件构成了R-S（255，223）编码系统；利用Quartus II 9.0作为硬件仿真平台，用硬件描述语言Verilog_HDL实现编程，并且通过JTAG接口与EP3C10连接。R-S（Reed-Solomon）码...
基于动态可重构FPGA的容错技术研究
针对重构文件的大小、动态容错时隙的长短、实现的复杂性、模块间通信方式、冗余资源的比例与布局等关键问题进行了分析。并对一些突出问题,提出了基于算法和资源多级分块的解决方法,阐述了新方法的性能,及其具有的高灵活性高、粒度等参数可选择、重构布线可靠性高、系统工作频率有保障的优点。 ...
💻 容错编码源代码
查看更多 »📂 容错编码资料分类