近些年来，随着电力电子技术的发展，电力电子系统集成受到越来越多的关注，其中标准化模块的串并联技术成为研究热点之一。输入并联输出串联型(Input-Parallel and Output-Series，IPOS)组合变换器适用于大功率高输出电压的场合。 要保证IPOS组合变换器正常工作，必须保证其各模块的输出电压均衡。本文首先揭示了IPOS组合变换器中每个模块输入电流均分和输出电压均分之间的关系，在此基础上提出一种输出均压控制方案，该方案对系统输出电压调节没有影响。选择移相控制全桥(Full-Bridge，FB)变换器作为基本模块，对n个全桥模块组成的IPOS组合变换器建立小信号数学模型，推导出采用输出均压控制方案的IPOS-FB系统的数学模型，该模型证明各模块输出均压闭环不影响系统输出电压闭环的调节，给出了模块输出均压闭环和系统输出电压闭环的补偿网络参数设计。对于IPOS组合变换器，采用交错控制，由于电流纹波抵消效应，输入滤波电容容量可大大减小；由于电压纹波抵消作用，在相同的系统输出电压纹波下，各模块的输出滤波电容可大大减小，由此可以提高变换器的功率密度。 根据所提出的输出均压控制策略，在实验室研制了一台由两个1kW全桥模块组成的IPOS-FB原理样机，每个模块输入电压为270V，输出电压为180V。并进行了仿真和实验验证，结果均表明本控制方案是正确有效的。
上传时间： 2013-06-17
上传用户：cwyd0822
ARM9 嵌入式 技术 及 Linux 实验 指导
上传时间： 2013-05-26
上传用户：tiantian
近年来在运动控制领域三电平中压变频器的开发研究得到了广泛关注，三电平逆变器使得电压型逆变器的大容量化、高性能化成为可能，研究和开发三电平逆变器，无论在技术上还是在实际应用上都有十分重要的意义。 本文首先论述了三电平逆变器的原理，详细分析了一种控制策略—空间电压矢量法，给出PWM波的计算公式和开关动作次序，并仿真出波形。 其次阐述了三电平逆变器的主电路构成、功率器件MOSFET的驱动技术和基于DSP2407A控制系统硬件电路设计，并据此设计出了一套小容量三电平逆交器实验装置。 最后介绍了三电平空间电压矢量控制算法的实现和软件设计，给出了实验装置的运行结果，并分析了设计中存在的问题。
上传时间： 2013-04-24
上传用户：tfyt
AVR-51多功能实验开发板电原理图。详细图解，作板子更简单
上传时间： 2013-04-24
上传用户：dylutao
本文主要研究采用以太网接口芯片RTL8019AS和TCP/IP协议实现嵌入式WEB服务器，此服务器可以使各种带串口的工控设备和数据采集设备很容易地连接到Internet，这样就能够利用Internet实现对各种嵌入式设备的低成本远程访问和资源共享。 本研究实现的嵌入式WEB服务器以STC89C51系列单片机为核心，用其串口作为与嵌入式设备的接口，用RTL8019AS芯片和RJ-45作为以太网接口，并通过软件实现RS-232与TCP/IP协议的转换，通过以太网实现嵌入式设备与远程计算机之间的双向数据通信，给出了硬件设计和软件实现方案。硬件主要研究微控制器和以太网控制芯片之间的接口设计和以太网控制芯片RTL8019AS的驱动。软件部分研究实现了TCP/IP的各层协议，包含了ARP、IP、ICMP、UDP、TCP、HTTP等，在实际中得以应用，如对于蓄电池电压的远程检测等。 研究结果表明，利用嵌入式WEB服务器将嵌入式设备连入Internet网络是切实可行的。经实验测试整个系统占用资源少，成本较低、移植性较好，能够完成常用的相关网络通讯功能，网络数据传输可靠性较好。
上传时间： 2013-04-24
上传用户：liucf
作为性能优异的纠错编码，Turbo码自诞生以来就一直受到理论界以及工程应用界的关注。TD—SCDMA是我国拥有自主知识产权的3G通信标准，该标准把Turbo码是作为前向纠错体制，但Turbo码的译码算法比较复杂并且需要多次迭代，这造成Turbo码译码延时大，译码速度慢，因此限制了Turbo码的实际应用。因此有必要研究如何将现有的Turbo码译码算法进行简化，加速，使其转化成为适合在硬件上实现的算法，将实验室的理论研究成果转化成为硬件产品。 论文主要的研究内容有以下两点： 其一，提出信道自适应迭代译码方案。在事先设定最大迭代次数的情况下，自适应Turbo码译码算法能够根据信道的变化自动调整迭代次数。 仿真结果表明：该自适应迭代译码方案能够根据信道的变化自动调整迭代次数，在保证译码性能基本上没有损失的情况下，有效减少译码时间，明显提高译码速度。 其二，根据得到的信道自适应迭代译码方案，借助Xilinx公司Spartan3 FPGA硬件平台，使用Verilog硬件描述语言，将用C/C++语言写成的信道自适应迭代译码算法转化成为硬件设计实现，得到硬件电路，并对得到的译码器硬件电路进行测试。 测试结果表明：随着信道的变化，硬件电路的译码速度也随之自动变化，信噪比越高译码速度越快，并且硬件译码器性能（误比特率）与实验仿真基本一致。
上传时间： 2013-05-31
上传用户：huyiming139
图像显示器是人类接受外部信息的重要手段之一。而立体显示则能再现场景的三维信息，提供场景更为全面、详实的信息，在医学、军事、娱乐具有广泛的应用前景。而现有的3D立体显示设备价格都比较贵，基于此，本人研究了基于SDRAM存储器和FPGA处理器的3D头盔显示设备并且设计出硬件和软件系统。该系统图像效果好，并且价格成本便宜，从而具有更大的实用性。本文完成的主要工作有三点： 1.设计了基于FPGA处理器和SDRAM存储器的3D头盔显示器。该方案有别于现有的基于MCU、DSP和其它处理芯片的方案。本方案能通过线性插值算法把1024×768的分辨率变成800×600的分辨率，并能实现120HZ图像刷新率，采用SDRAM作为高速存储器，并且采用乒乓操作，有别于其它的开关左右眼视频实现立体图像。在本方案中每时每刻都是左右眼视频同时输出，使得使用者感觉不到视频图像有任何闪烁，减轻眼睛疲劳。本方案还实现了图像对比对度调节，液晶前照光调节(调节输出脉冲的占空比)，立体图像源自动识别，还有人性化的操作界面(OSD)功能。 2.完成了该系统的硬件平台设计和软件设计。从便携性角度考虑，尽量减小PCB板面积，给出了它们详细的硬件设计电路图。完成了FPGA系统的设计，包括系统整体分析，各个模块的实现原理和具体实现的方法。完成了单片机对AD9883的配置设计。 3.完成了本方案的各项测试和调试工作，主要包括：数据采集部分测试、数据存储部分测试、FPGA器件工作状态测试、以电脑显示器作为显示器的联机调试和以HX7015A作为显示器的联机调试，并且最终调试通过，各项功能都满足预期设计的要求。实验和分析结果论证了系统设计的合理性和使用价值。 本文的研究与实现工作通过实验和分析得到了验证。结果表明，本文提出的由FPGA和SDRAM组成的3D头盔显示系统完全可以实现高质量的立体视觉效果，从而可以将该廉价的3D头盔显示系统用于我国现代化建设中所需要的领域。
上传时间： 2013-07-16
上传用户：xiaoxiang
作为电子类专业学生，实验是提高学生对所学知识的印象以及发现问题和解决问题的能力，增加学生动手能力的必须环节。本设计的目的就是开发一套满足学生实验需求的信号源，基于此目的本信号源并不需要突出的性能，但经济上要求低成本，同时要求操作简单，能够输出多种波形，并且利于学生在此平台上认识信号源原理，同时方便在此平台上进行拓展开发。 设计中运用虚拟仪器技术将计算机屏幕作为仪器面板，采用EPP接口，同时在FPGA上开发控制电路，为后续开发留下了空间，同时节省了成本。本设计采用地址线16位，数据线12位的静态RAM作为信号源的波形存储器，后端采用两种滤波类型对需要滤波的信号进行滤波。启动信号时软件需要先将波形数据预存在存储器中便于调用，最后得到的结果基本满足教学实验的需求。 本文结构上首先介绍了直接采用DDS芯片制作信号源的利弊，及作者采用这种设计的初衷，然后介绍了信号源的整体结构，总体模块。以下章节首先介绍FPGA内部设计，包括总体结构和几大部分模块，包括：时钟产生电路，相位累加器，数据输入控制电路，滤波器控制电路，信号源启动控制电路。 然后介绍了其他模块的设计，包括存储器选择，幅度控制电路的设计以及滤波器电路的设计，本设计的幅度控制采用两级DA级联，以及后端电阻分压网络调节的方式进行设计，提高了幅度调节的范围。对于滤波器的设计，依据不同的信号频率，分成了4个部分，对于500K以下的信号采用的是二阶巴特沃斯有源低通滤波，对于500K以上至5M以下信号采用的五阶RC低通滤波器。 在软件设计部分，分成两个部分，对于底层驱动程序采用以Labwindows/CVI为平台进行开发，利用其编译和执行速度快，并且和LabVIEW能够很好连接的特性。对于上层控制软件，采用以LabVIEW为平台进行开发，充分利用其图化设计，易于扩展。 论文最后对所做工作进行了总结，提出了进一步改进的方向。
上传时间： 2013-04-24
上传用户：afeiafei309
随着敌对人为干扰的日益增多和电磁环境的日益恶劣，抗干扰逐渐成为卫星导航接收机的必备能力之一。传统的单天线多延迟系统仅从时域抗干扰，抑制干扰能力有限。利用阵列天线，增加空域自由度，通过空域—时域级联或空时联合处理能够显著增强导航信号接收机的抗干扰性能。多个天线以不同的方式放置，即不同的阵形，会使得导航接收机具有不同的空域抗干扰性能。针对多种阵形对空域抗干扰性能的影响差异，开展了基于L阵、十字阵、均匀圆阵和带圆心圆阵的自适应抗干扰性能研究，分析了导致差异的原因，通过对比仿真，发现带圆心的圆阵具有所选阵形中最优的输出信干噪比，进一步推广到空时自适应抗干扰，也具有同样的结论。结合工程实现，基于FPGA完成空时抗干扰硬件模块设计，用Matlab产生的量化数据作为激励，对硬件模块的输出结果进行分析，与非自适应空时波束形成结果相比，实验验证了模块的有效性；与Matlab仿真处理的结果相比，验证了模块的正确性。多种阵形自适应抗干扰性能差异的研究对于一定孔径和阵元个数条件下的阵列布阵具有一定的参考价值，空时抗干扰硬件模块是抗干扰系统的核心，所做工作对工程实现具有一定的借鉴意义。
上传时间： 2013-05-28
上传用户：thinode
对弓网故障的检测是当今列车检测的一项重要任务。原始故障视频图像具有极大的数据量，使实时存储和传输故障视频图像极其困难。由于视频的数据量相当大，需要采用先进的视频编解码协议进行处理，进而实现检测现场的实时监控。 @@ H．264/AVC(Advanced Video Coding)作为MPEG-4的第10部分，因其具有超高的压缩效率、极好的网络亲和性，而被广泛研究与应用。H．264/AVC采用了先进的算法，主要有整数变换、1/4像素精度插值、多模式帧间预测、抗块效应滤波器和熵编码等。 @@ 本文使用硬件描述语言Verilog，以红色飓风 II开发板作为硬件平台，在开发工具QUARTUSII 6．0和MODELSIM_SE 6．1B环境中完成软核的设计与仿真验证。以Altera公司的CycloneII FPGA(Field Programmable Gate Array)EP2C35F484C8作为核心芯片，实现视频图像采集、存储、显示以及实现H．264/AVC部分算法的基本系统。 @@ FPGA以其设计灵活、高速、具有丰富的布线资源等特性，逐渐成为许多系统设计的首选，尤其是与Verilog和VHDL等语言的结合，大大变革了电子系统的设计方法，加速了系统的设计进程。 @@ 本文首先分析了FPGA的特点、设计流程、verilog语言等，然后对静态图像及视频图像的编解码进行详细的分析，比如H．264/AVC中的变换、量化、熵编码等：并以JM10．2为平台，运用H．264/AVC算法对视频序列进行大量的实验，对不同分辨率、量化步长、视频序列进行编解码以及对结果进行分析。接着以红色飓风II开发板为平台，进行视频图像的采集存储、显示分析，其中详细分析了SAA7113的配置、CCD信号的A/D转换、I2C总线、视频的数字化ITU-R BT．601标准介绍及视频同步信号的获取、基于SDRAM的视频帧存储、VGA显示控制设计；最后运用verilog语言实现H．264/AVC部分算法，并进行功能仿真，得到预计的效果。 @@ 本文实现了整个视频信号的采集存储、显示流程，详细研究了H．264/AVC算法，并运用硬件语言实现了部分算法，对视频编解码芯片的设计具有一定的参考价值。 @@关键词：FPGA；H．264/AVC；视频；verilog；编解码
上传时间： 2013-04-24
上传用户：啦啦啦啦啦啦啦
