1. 下列说法正确的是 （ ） A. Java语言不区分大小写 B. Java程序以类为基本单位 C. JVM为Java虚拟机JVM的英文缩写 D. 运行Java程序需要先安装JDK 2. 下列说法中错误的是 ( ) A. Java语言是编译执行的 B. Java中使用了多进程技术 C. Java的单行注视以//开头 D. Java语言具有很高的安全性 3. 下面不属于Java语言特点的一项是( ) A. 安全性 B. 分布式 C. 移植性 D. 编译执行 4. 下列语句中，正确的项是 ( ) A . int $e,a,b=10 B. char c,d=’a’ C. float e=0.0d D. double c=0.0f
上传时间： 2017-01-04
上传用户：netwolf
为 了提高用户身份认证和授权管理的灵活性，从We b 应用系统的安全性角度出发，讨论了 一 种在． N E T F r a me w o r k下保证应用程序安全性的身份验证和授权模型，并给出了模型的具体实现方法。 该模型利用 F o r ms身份验证方法对用户的身份进行鉴别。在授权处理上，模型结合统一资源定位( u ． J f o r m R e s o u r c e L o c a t o r , U R L ) 授权模式和用户所具有的系统角色，分别从页面级和页面操作级对用户的访问进行 控制。该模型在企业局域网环境内能够提供比较灵活的身份认证和基于角色的授权服务。实际应用表明， 基于该模型的We b应用系统能够对用户的访问进行有效的控制，从而保证了系统的安全性
上传时间： 2013-12-31
上传用户：VRMMO
利用MATLAB知识来在实际中应用，来使自己对MATLAB应用更加熟练。
上传时间： 2016-07-20
上传用户：abc1432
以谐波抑制，无功补偿为主要功能的有源电力滤波器的基本理论已经成熟，但是市场尚无成熟的谐波有源抑制产品，同时电网谐波问题日益突出，因此需要对有源电力滤波器进行产业化应用研究。并联有源电力滤波器以其安装、维护方便，成为商用化产品的主流。所以本文针对并联有源电力滤波器，展开产业化应用研究。 本文研究工作首先由如下工程问题引出：并联有源电力滤波器在补偿办公楼电气负载产生的谐波电流时，会出现谐波放大现象。办公楼电气负载主要是计算机、开关电源、不间断电源、电压型变频器等，这些都是电压型谐波源．本文以电容滤波型整流电路（电压型谐波源）的分析作为切入点，基于“分段线性化”方法，对并联有源电力滤波器补偿电容滤波型整流负载进行了稳态分析，得到系统的电流和电压波形，进而获得其频谱特性。通过本文所述稳态分析方法，可以从理论上理解并联有源电力滤波器补偿电容滤波型整流负载的工作过程，对有源电力滤波器的应用研究具有重要的理论和实际意义。 本文在分析办公楼负载电气特性的基础上，建立了有源电力滤波器补偿容性负载的简化模型，依据该模型分析了负载中容性元件的电容值与谐波电流放大之间的关系；为了克服谐波放大现象，本文首先通过负载电流采样环节后加装滤波器的方式，将电流谐振频率分量从采样值中滤除，虽然达到了抑制谐波放大的目的，但是由于延时的引入，使得补偿后网侧电流畸变率（THD）急剧升高；然后根据这一思路，采用基于快速傅立叶变换（FFT）的有选择谐波补偿方法将电流谐振频率分量从负载电流采样值中滤除，使得系统在谐振频率处变为开环控制，使系统稳定。经过对办公楼负载的实际并网谐波补偿实验证明基于FFT的有选择谐波补偿方法对于抑制谐波放大是有效的。本创新点的研究工作对于实际工程应用具有参考价值。 为了满足大容量的谐波抑制要求，本文提出了模块化有源电力滤波器并联补偿方案，该方案的特点是模块化结构及N+1冗余并联控制策略、主从总线结构及主机产生、负载电流检测方案以及并联均流策略。主机产生及负载电流检测是这一并联方案的突出特点，体现了本文的创新性工作。本文还对多模块并联系统进行了建模和稳定性研究；依据模块化并联补偿方案，在省科技计划重点项目的支持下，对有源电力滤波器进行产业化研究，从项目方案、设计、器件选型，样机调试、满功率运行及性能检测、楼宇负载与工业负载的实际并网实验，直至工业样机定型，对有源电力滤波器的产业化应用研究起了较大的推进作用，支撑项目目前已经有定型的工业化产品推出。 全文围绕上述三个方面展开，章节分排如下：（1）第一章从实际应用角度，总结阐述了有源电力滤波技术在谐波检测、电流跟踪控制、拓扑结构三个方面的研究进展；（2）第二章对并联有源电力滤波器补偿电容滤波型整流负载进行了稳态分析；（3）第三章分析了有源电力滤波器补偿容性负载时出现的谐波放大现象，并利用FFT方法使得系统在谐振频率处变为开环控制，达到抑制谐波放大的目的；（4）第四章、第五章提出有源电力滤波器模块化并联方案，并详细说明了模块化并联系统的设计和实验；（5）第六章对全文进行了总结，并对今后的研究工作进行了展望。
上传时间： 2013-04-24
上传用户：JANEM
ARM微处理器和嵌入式Linux操作系统为核心的嵌入式技术，已在很多领域得到了越来越广泛的应用。由于网络在未来计算中将发挥非常重要的作用，因此连通性、网络化正逐渐成为嵌入式设备的发展方向，嵌入式设备的网络化已经成为网络发展的必然趋势。美国贝尔实验室预测未来数年内所能想到的任何有用信息都是由嵌入式设备通过网络供给信息的需求者。 本文设计和实现了基于ARM处理器的嵌入式系统硬件和软件解决方案，将Linux移植到LH79520，并且实现了嵌入式系统的网络通信功能。 本文采用NXP公司的LH79520微控制器作为处理器，采用高度集成的以太网芯片DM9000A作为网络接口，并且扩展了LCD、UART接口。使用APEX作为系统的Bootloader，选择Linux操作系统进行裁剪和移植，编写了网络芯片驱动程序，使得2.6.22版本内核在硬件上稳定运行；同时实现了嵌入式平台和Linux系统之间的网络的数据传输。对影响TCP网络数据传输速率的因素进行了研究，通过对比和测试优化了ARM嵌入式系统的网络传输性能。最后，在ARM平台和Linux主机端分别实现了采用IPMSG协议的网络传输应用程序。 通过测试表明，本文所设计的嵌入式系统在可用性及操作方便性方面都达到了预期的目标，使得ARM Linux移植更有效率而且降低成本，具有实际的应用价值。
上传时间： 2013-07-14
上传用户：axxsa
基于删的μC/OS-Ⅱ移植及其CAN总线应用研究流体机械及工程专业近年来，嵌入式系统受到科学与工程各个领域研究者的密切关注，成为研究的一个热点。随着嵌入式系统的复杂性不断增加，嵌入式操作系统成为嵌入式系统中最重要的组成部分。在嵌入式系统中，μC/OS-Ⅱ凭借其结构清晰、源代码开放和实时性好等优势，成了监控系统等领域的技术热点。嵌入式操作系统μC/OS-Ⅱ与模块化硬件相结合，共同构成一个可以重复利用的软硬件系统平台，不但可以提高开发效率，还可以提高系统的可靠性和实时性，满足日益复杂的应用需求。 在国内监控领域中，大多采用了集散式监控系统，虽然克服了集中式监控系统的缺点，但还存在着效率较低，错误处理能力不强等缺点。而且设备的兼容性不好，系统实时性、可靠性也不高。采用CAN现场总线可很好的克服上述一些缺点，具有很强的抗干扰能力。CAN总线把所有挂接在总线上的智能设备联接成网络，构成自动化系统，实现对现场设备的实时监控。 基于这些考虑，本文选择了以IPC2290芯片(内部集成了CAN模块)为微控制器的MagicARM2200教学实验开发板作为学习和研究的开发平台，把μC/OS-Ⅱ这个实时微内核操作系统嵌入到该芯片中。在深入研究CAN通信模块特点和驱动的基础上，把其驱动移植到μC/OS-Ⅱ操作系统中。并在实时操作系统μC/OS-Ⅱ上通过设计—个带A/D转换的CAN智能模块来阐述智能模块软硬件设计方法，这些工作为搭建基于CAN总线的实际测控系统方案提供了理论基础。 本文使用的CAN通信方案具有极大的灵活性，能方便和简洁的运用到各种测控系统中。实验结果证明了该方案的有效性和正确性，并且具有实际的应用价值。最后，本文作者在CAN智能模块的基础上搭建了基于CAN总线的多相流动实验台的测控系统方案。
上传时间： 2013-07-16
上传用户：cngeek
以嵌入式微处理器和嵌入式操作系统为核心的嵌入式技术，已在很多领域得到了广泛的应用。由于互联网的应用日益普及，信息共享的程度不断提高，传统的串行通讯和并行通讯方式的缺点日益凸出，嵌入式设备的网络化已经成为网络发展的必然趋势。Forrester Research的研究显示，到2010年，将有95％的连网设备不再是传统的计算机，而是带网络功能的嵌入式系统。 本文根据在PC104系统下实现网络通信功能的成功案例，构建了基于ARM7微处理器和uCLinux操作系统的实验平台，完成了网络接口设计，并实现了嵌入式系统的网络通信功能。 本文采用PHILIPS公司的LPC2210微控制器作为主控芯片，采用高度集成的以太网芯片RTL8019AS作为网络接口。选择Linux操作系统进行裁剪和移植，分析并实现了嵌入式TCP/IP协议栈。编写了底层网络驱动程序，实现了嵌入式硬件平台和PCLinux系统之间的基于网络的数据传输；同时实现了嵌入式系统同WindowsXP系统之间的基于网络的数据传输；通过对比实验，对网络数据传输协议和算法进行了研究和优化，完善了ARM嵌入式系统的网络功能。 大量的数据传输及可靠性测试实验表明，本文所设计的嵌入式系统网络功能在可靠性、可用性及操作方便性方面都达到了预期的目标，具有实际的应用价值!
上传时间： 2013-07-19
上传用户：zzy7826
PLC 控制系统最初被应用于对离散量的控制,随着技术的发展和实际工程应用的需求,PLC 控制系统也开始用于对连续变量的控制。结合实际工程,对PID 模块指令在Allen2Bradley 公司的PLC 产品中的应用,进 行阐述说明。
上传时间： 2013-10-18
上传用户：小宝爱考拉
摘要: 介绍了时钟分相技术并讨论了时钟分相技术在高速数字电路设计中的作用。 关键词: 时钟分相技术; 应用 中图分类号: TN 79 文献标识码:A 文章编号: 025820934 (2000) 0620437203 时钟是高速数字电路设计的关键技术之一, 系统时钟的性能好坏, 直接影响了整个电路的 性能。尤其现代电子系统对性能的越来越高的要求, 迫使我们集中更多的注意力在更高频率、 更高精度的时钟设计上面。但随着系统时钟频率的升高。我们的系统设计将面临一系列的问 题。 1) 时钟的快速电平切换将给电路带来的串扰(Crosstalk) 和其他的噪声。 2) 高速的时钟对电路板的设计提出了更高的要求: 我们应引入传输线(T ransm ission L ine) 模型, 并在信号的匹配上有更多的考虑。 3) 在系统时钟高于100MHz 的情况下, 应使用高速芯片来达到所需的速度, 如ECL 芯 片, 但这种芯片一般功耗很大, 再加上匹配电阻增加的功耗, 使整个系统所需要的电流增大, 发 热量增多, 对系统的稳定性和集成度有不利的影响。 4) 高频时钟相应的电磁辐射(EM I) 比较严重。 所以在高速数字系统设计中对高频时钟信号的处理应格外慎重, 尽量减少电路中高频信 号的成分, 这里介绍一种很好的解决方法, 即利用时钟分相技术, 以低频的时钟实现高频的处 理。 1 时钟分相技术 我们知道, 时钟信号的一个周期按相位来分, 可以分为360°。所谓时钟分相技术, 就是把 时钟周期的多个相位都加以利用, 以达到更高的时间分辨。在通常的设计中, 我们只用到时钟 的上升沿(0 相位) , 如果把时钟的下降沿(180°相位) 也加以利用, 系统的时间分辨能力就可以 提高一倍(如图1a 所示)。同理, 将时钟分为4 个相位(0°、90°、180°和270°) , 系统的时间分辨就 可以提高为原来的4 倍(如图1b 所示)。 以前也有人尝试过用专门的延迟线或逻辑门延时来达到时钟分相的目的。用这种方法产生的相位差不够准确, 而且引起的时间偏移(Skew ) 和抖动 (J itters) 比较大, 无法实现高精度的时间分辨。 近年来半导体技术的发展, 使高质量的分相功能在一 片芯片内实现成为可能, 如AMCC 公司的S4405, CY2 PRESS 公司的CY9901 和CY9911, 都是性能优异的时钟 芯片。这些芯片的出现, 大大促进了时钟分相技术在实际电 路中的应用。我们在这方面作了一些尝试性的工作: 要获得 良好的时间性能, 必须确保分相时钟的Skew 和J itters 都 比较小。因此在我们的设计中, 通常用一个低频、高精度的 晶体作为时钟源, 将这个低频时钟通过一个锁相环(PLL ) , 获得一个较高频率的、比较纯净的时钟, 对这个时钟进行分相, 就可获得高稳定、低抖动的分 相时钟。 这部分电路在实际运用中获得了很好的效果。下面以应用的实例加以说明。2 应用实例 2. 1 应用在接入网中 在通讯系统中, 由于要减少传输 上的硬件开销, 一般以串行模式传输 图3 时钟分为4 个相位 数据, 与其同步的时钟信号并不传输。 但本地接收到数据时, 为了准确地获取 数据, 必须得到数据时钟, 即要获取与数 据同步的时钟信号。在接入网中, 数据传 输的结构如图2 所示。 数据以68MBös 的速率传输, 即每 个bit 占有14. 7ns 的宽度, 在每个数据 帧的开头有一个用于同步检测的头部信息。我们要找到与它同步性好的时钟信号, 一般时间 分辨应该达到1ö4 的时钟周期。即14. 7ö 4≈ 3. 7ns, 这就是说, 系统时钟频率应在300MHz 以 上, 在这种频率下, 我们必须使用ECL inp s 芯片(ECL inp s 是ECL 芯片系列中速度最快的, 其 典型门延迟为340p s) , 如前所述, 这样对整个系统设计带来很多的困扰。 我们在这里使用锁相环和时钟分相技术, 将一个16MHz 晶振作为时钟源, 经过锁相环 89429 升频得到68MHz 的时钟, 再经过分相芯片AMCCS4405 分成4 个相位, 如图3 所示。 我们只要从4 个相位的68MHz 时钟中选择出与数据同步性最好的一个。选择的依据是: 在每个数据帧的头部(HEAD) 都有一个8bit 的KWD (KeyWord) (如图1 所示) , 我们分别用 这4 个相位的时钟去锁存数据, 如果经某个时钟锁存后的数据在这个指定位置最先检测出这 个KWD, 就认为下一相位的时钟与数据的同步性最好(相关)。 根据这个判别原理, 我们设计了图4 所示的时钟分相选择电路。 在板上通过锁相环89429 和分相芯片S4405 获得我们所要的68MHz 4 相时钟: 用这4 个 时钟分别将输入数据进行移位, 将移位的数据与KWD 作比较, 若至少有7bit 符合, 则认为检 出了KWD。将4 路相关器的结果经过优先判选控制逻辑, 即可输出同步性最好的时钟。这里, 我们运用AMCC 公司生产的 S4405 芯片, 对68MHz 的时钟进行了4 分 相, 成功地实现了同步时钟的获取, 这部分 电路目前已实际地应用在某通讯系统的接 入网中。 2. 2 高速数据采集系统中的应用 高速、高精度的模拟- 数字变换 (ADC) 一直是高速数据采集系统的关键部 分。高速的ADC 价格昂贵, 而且系统设计 难度很高。以前就有人考虑使用多个低速 图5 分相技术应用于采集系统 ADC 和时钟分相, 用以替代高速的ADC, 但由 于时钟分相电路产生的相位不准确, 时钟的 J itters 和Skew 比较大(如前述) , 容易产生较 大的孔径晃动(Aperture J itters) , 无法达到很 好的时间分辨。 现在使用时钟分相芯片, 我们可以把分相 技术应用在高速数据采集系统中: 以4 分相后 图6 分相技术提高系统的数据采集率 的80MHz 采样时钟分别作为ADC 的 转换时钟, 对模拟信号进行采样, 如图5 所示。 在每一采集通道中, 输入信号经过 缓冲、调理, 送入ADC 进行模数转换, 采集到的数据写入存储器(M EM )。各个 采集通道采集的是同一信号, 不过采样 点依次相差90°相位。通过存储器中的数 据重组, 可以使系统时钟为80MHz 的采 集系统达到320MHz 数据采集率(如图6 所示)。 3 总结 灵活地运用时钟分相技术, 可以有效地用低频时钟实现相当于高频时钟的时间性能, 并 避免了高速数字电路设计中一些问题, 降低了系统设计的难度。
上传时间： 2013-12-17
上传用户：xg262122
为了满足实时跟踪的需求，在分析了3种配电网拓扑跟踪算法的基础上，提出了一种电网全局以母线为节点遍历和设备单元局部更新相结合的新型实时跟踪算法。为了便于说明算法的应用，文中还对电网拓扑变化和跟踪算法进行了阐述。最后在一个大型钢铁企业的配电网仿真系统中进行了实际的应用，该仿真说明了该跟踪算法是有效的。
上传时间： 2013-11-06
上传用户：zhuce80001
