实现同一个时钟输入,可以实现多分频,在一个时钟的驱动下
上传时间： 2014-01-17
上传用户：evil
基于FPGA的新型数据位同步时钟提取(CDR)实现方法
上传时间： 2013-12-22
上传用户：天涯
采用dispic33实现的时钟程序，该程序能够当作电子表计时。内含整个项目文件
上传时间： 2014-01-21
上传用户：x4587
本系统利用时钟芯片Ｓ－３５０５Ａ实现了一个日历系统．
标签： 时钟芯片
上传时间： 2014-01-05
上传用户：stvnash
功能：实现pc机键盘（p/s2接口）与8位单片机连接使用 原理：键盘时钟接在p3.2口，既8051的外部中断int0上，键盘数据接到p1.0上 每次按键，键盘会向单片机发脉冲使单片机发生外部中断，数据有p1.0口一位一位传进来 传回的数据格式为：1位开始位（0），8位数据位（所按按键的通码，用来识别按键），1位校验位(奇校验) 1位结束位(1) 实现：将键盘发回的数据放到一个缓冲区里（数组），当按键结束后发生内部中断来处理所按的按键 缺点：由于51单片机的容量有限所以缓冲区不可以开的太大，这就导致可以记录键盘的按键次数过少， 也就是容错性一般。不过如果正常使用键盘是不会出错的
上传时间： 2016-01-24
上传用户：hjshhyy
VERILOG实现多时钟,可以应用于流水线.输入CLK,输出CLK1,CLK2,CLK3
上传时间： 2016-01-26
上传用户：wangchong
TI MSP430 I2C模块实现 日历时钟系统设计方案的源码 全部代码
上传时间： 2013-12-25
上传用户：450976175
实现D触发器的基本功能,D触发器的功能是时钟信号为上升沿时检测输入信号并将其赋值给输出信号并维持到下一个上升沿(压缩包内为所有MAXPLUS2程序)
上传时间： 2014-01-17
上传用户：lizhizheng88
利用一块芯片完成除时钟源、按键、扬声器和显示器（数码管）之外的所有数字电路功能。所有数字逻辑功能都在CPLD器件上用VHDL语言实现。这样设计具有体积小、设计周期短（设计过程中即可实现时序仿真）、调试方便、故障率低、修改升级容易等特点。 本设计采用自顶向下、混合输入方式（原理图输入—顶层文件连接和VHDL语言输入—各模块程序设计）实现数字钟的设计、下载和调试。 一、 功能说明 已完成功能 1. 完成秒／分／时的依次显示并正确计数； 2. 秒／分／时各段个位满10正确进位，秒／分能做到满60向前进位； 3. 定时闹钟：实现整点报时，又扬声器发出报时声音； 4. 时间设置，也就是手动调时功能：当认为时钟不准确时，可以分别对分／时钟进行调整； 5. 利用多余两位数码管完成秒表显示：A、精度达10ms；B、可以清零；C、完成暂停 可以随时记时、暂停后记录数据。 待改进功能： 1. 闹钟只是整点报时，不能手动设置报时时间，遗憾之一； 2. 秒表不能向秒进位，也就是最多只能记时100ms； 3. 秒表暂停记录数据后不能在原有基础上继续计时，而是复位重新开始。 【注意】秒表为后来添加功能，所以有很多功能不成熟！
上传时间： 2014-01-02
上传用户：LIKE
实现一个Applet时钟，演示Applet基本生命周期
上传时间： 2016-03-02
上传用户：lindor
