基于DS18B20的温度实时采集与显示系统的设计与实现
上传时间： 2013-06-10
上传用户：ivan-mtk
编程精粹--Microsoft编写优质无错C程序秘诀:这份电子书籍由PC Home 俱乐部、C++ Bulider 讨论区数位网友分别整理完成，基本上完全按照所据译本原貌，极少数文字为通顺起见稍作修改
上传时间： 2013-04-24
上传用户：lmeeworm
c#编程实例100，vs2008开发平台
上传时间： 2013-05-25
上传用户：qb1993225
关于C语言的编程知识，即适合初学者，也适合有经验的程序员。
上传时间： 2013-04-24
上传用户：123312
伴随高速DSP技术的广泛应用，实时快速可靠地进行数字信号处理成为用户追求的目标。同时，由于可编程器件在速度和集成度方面的飞速提高，使得利用硬件实现数字信号实时快速可靠处理有了新的途径。 FIR滤波器是数字信号处理中常用部件，它的最大优点在于：设计任何幅频特性时，可以具有严格的线性相位，这一点对数字信号的实时处理非常关键。 FPGA是常用的可编程器件，它所具有的查找表结构非常适用于实现实时快速可靠的FIR滤波器，在加上VHDL语言灵活的描述方法以及与硬件无关的特点，使得使用VHDL语言基于FPGA芯片实现FIR滤波器成为研究的方向。 本文对基于FPGA的FIR数字滤波器实现进行了研究，并设计了一个16阶的FIR低通滤波器。所做的主要工作为： 1.以FIR数字滤波器的基本理论为依据，使用分布式算法作为滤波器的硬件实现算法，并对其进行了详细的讨论。针对分布式算法中查找表规模过大的缺点，采用多块查找表的方式减小硬件规模。 2.在设计中采用了自顶向下的层次化、模块化的设计思想，将整个滤波器划分为多个模块，利用VHDL语言的描述方法进行了各个功能模块的设计，最终完成了FIR数字滤波器的系统设计。 3.采用FLEX10K系列器件实现一个16阶的FIR低通滤波器的设计实例，用MAX+PLUSII软件进行了仿真，并用MATLAB对仿真结果进行了分析，证明所设计的FIR数字滤波器功能正确。 仿真结果表明，本论文所设计的FIR滤波器硬件规模较小，采样率达到了17.73MHz。同时只要将查找表进行相应的改动，就能分别实现低通、高通、带通FIR滤波器，体现了设计的灵活性。
上传时间： 2013-04-24
上传用户：zdluffy
本课题完成了基于FPGA的数据采集器以及IIC总线的模数转换器部分、通讯部分的电路设计。其中FPGA采用Xilinx公司Spartan-Ⅱ系列的XC2S100芯片，在芯片中嵌入32位软处理器MicroBlaze;ⅡC总线的模数转换采用Microchip公司的MCP3221芯片，通讯部分则在FPGA片内用VHDL语言实现。通过上述设计实现了“准单片化”的模拟量和数字量的数据采集和处理。 所设计的数据采集器可以和结构类似的上位机通讯，本课题完成了在上位机中用VHDL语言实现的通信电路模块。通过上述两部分工作，将微处理器、数据存储器、程序存储器等数字逻辑电路均集成在同一个FPGA内部，形成一个可编程的片上系统。FPGA片外仅为模拟器件和开关量驱动芯片。FPGA内部的硬件电路采用VHDL语言编写；MCU软核工作所需要的程序采用C语言编写。多台数据采集器与服务器构成数据采集系统。服务器端软件用VB开发，既可以将实时采集的数据以数字方式显示，也可以用更加直观的曲线方式显示。 由于数据采集器是所有自控类系统所必需的电路模块，所以一个通用的片上系统设计可以解决各类系统的应用问题，达到“设计复用”(DesignReuse)的目的。采用基于FPGA的SOPC设计的更加突出的优点是不必更换芯片就可以实现设计的改进和升级，同时也可以降低成本和提高可靠性。
上传时间： 2013-07-12
上传用户：a155166
可编程逻辑器件FPGA(现场可编程门阵列)和CPLD(复杂可编程逻辑器件)越来越多的应用于数字信号处理领域，与传统的ASIC(专用集成电路)和DSP(数字信号处理器)相比，基于FPGA和CPLD实现的数字信号处理系统具有更高的实时性和可嵌入性，能够方便地实现系统的集成与功能扩展。 FFT的硬件结构主要包括蝶形处理器、存储单元、地址生成单元与控制单元。本文提出的算法在蝶形处理器内引入流水线结构，提高了FFT的运算速度。同时，流水线寄存器能够寄存蝶形运算中的公共项，这样在设计蝶形处理器时只用到了一个乘法器和两个加法器，降低了硬件电路的复杂度。 为了进一步提高FFT的运算速度，本文在深入研究各种乘法器算法的基础上，为蝶形处理器设计了一个并行乘法器。在实现该乘法器时，本文采用改进的布斯算法，用以减少部分积的个数。同时，使用华莱士树结构和4-2压缩器对部分积并行相加。 本文以32点复数FFT为例进行设计与逻辑综合。通过设计相应的存储单元，地址生成单元和控制单元完成FFT电路。电路的仿真结果与软件计算结果相符，证明了本文所提出的算法的正确性。 另外，本文还对设计结果提出了进一步的改进方案，在乘法器内加入一级流水线寄存器，使FFT的速度能够提高到当前速度的两倍，这在实时性要求较高的场合具有极高的实用价值。
上传时间： 2013-07-18
上传用户：wpt
本文首先研究了常规的数据采集的方法，针对由单片机构成的数据采集系统数据处理能力弱的问题提出了基于现场可编程门阵列(FieldProgrammableGateArray,FPGA)为逻辑控制芯片对三片A/D芯片进行控制的远程多路数据采集的解决方案。 本文利用VisualBasic编写串口通信程序，通过串行端口向FPGA数据采集板发送数据采集的参数指令,FPGA数据采集板接受指令后进行现场数据采集，并通过串行通信将数据发送到PC机，在通信过程中完全遵守RS-232协议，具有较强的通用性和推广价值。然后本文重点介绍了该采集系统的硬件设计原理和软件设计框架，实现实时嵌入式微机数据采集系统的软件和硬件设计方法，将部分软件的功能改由硬件实现，从逻辑上大大简化了嵌入式软件的设计。
上传时间： 2013-04-24
上传用户：yaohe123
快速傅立叶变换(FFT)是数字信号处理中的重要内容之一，是很多信号处理过程中的核心算法。本文先总结了快速傅立叶变换的一些常用算法，并综合种种因素，采用了基2按频率抽取算法作为实现算法，然后将以现场可编程门阵列(FPGA)和以DSP处理器这两种实现数字信号处理的方式进行了比较，指出了各自的优点和不足之处。最后以FPGA芯片XCS200为硬件平台，以ISE6为软件平台，利用VHDL语言描述的方式实现了512点16Bit复数的快速傅立叶变换系统，并进行了仿真、综合等工作。仿真结果表明其计算结果达到了一定的精度，运行速度可以满足一般实时信号处理的要求。
上传时间： 2013-06-08
上传用户：cylnpy
本文首先研究了常规的数据采集的方法，针对由单片机构成的数据采集系统数据处理能力弱的问题提出了基于现场可编程门阵列(FieldProgrammableGateArray,FPGA)为逻辑控制芯片对三片A/D芯片进行控制的远程多路数据采集的解决方案。 本文利用VisualBasic编写串口通信程序，通过串行端口向FPGA数据采集板发送数据采集的参数指令,FPGA数据采集板接受指令后进行现场数据采集，并通过串行通信将数据发送到PC机，在通信过程中完全遵守RS-232协议，具有较强的通用性和推广价值。然后本文重点介绍了该采集系统的硬件设计原理和软件设计框架，实现实时嵌入式微机数据采集系统的软件和硬件设计方法，将部分软件的功能改由硬件实现，从逻辑上大大简化了嵌入式软件的设计。
上传时间： 2013-05-30
上传用户：1193169035
