目前，数字信号处理广泛应用于通信、雷达、声纳、语音与图像处理等领域，信号处理算法理论己趋于成熟，但其具体硬件实现方法却值得探讨。FPGA是近年来广泛应用的超大规模、超高速的可编程逻辑器件，由于其具有高集成度、高速、可编程等优点，大大推动了数字系统设计的单片化、自动化，缩短了单片数字系统的设计周期、提高了设计的灵活性和可靠性，在超高速信号处理和实时测控方面有非常广泛的应用。本文对FPGA的数据采集与处理技术进行研究，基于FPGA在数据采样控制和信号处理方面的高性能和单片系统发展的新热点，把FPGA作为整个数据采集与处理系统的控制核心。主要研究内容如下： FPGA的单片系统研究。针对数据采集与处理，对FPGA进行选型，设计了基于FPGA的单片系统的结构。把整个控制系统分为三个部分：多通道采样控制模块，数据处理模块，存储控制模块。 多通道采样控制模块的设计。利用4片AD7506和一片AD7862对64路模拟量进行周期采样，分别设计了通道选择控制模块和A/D转换控制模块，并进行了仿真，完成了基于FPGA的多通道采样控制。 数据处理模块的设计。FFT算法在数字信号处理中占有重要的地位，因此本文研究了FFT的硬件实现结构，提出了用FPGA实现FFT的一种设计思想，给出了总体实现框图。分别设计了旋转因子复数乘法器，碟形运算单元，存储器，控制器，并分别进行了仿真。重点设计实现了FFT算法中的蝶形处理单元，采用了一种高效乘法器算法设计实现了蝶形处理单元中的旋转因子乘法器，从而提高了蝶形处理器的运算速度，降低了运算复杂度。理论分析和仿真结果表明，状态机控制器成功地对各个模块进行了有序、协调的控制。 存储控制模块的设计。利用闪存芯片K9K1G08UOA对采集处理后的数据进行存储，设计了FPGA与闪存的硬件连接，设计了存储控制模块。 本文对FFT算法的硬件实现进行了研究，结合单片系统的特点，把整个系统分为多通道采样控制模块，数据处理模块，存储控制模块进行设计和仿真。设计采用VHDL编写程序的源代码。仿真测试结果表明，此FPGA单片系统可完成对实时信号的高速采集与处理。
上传时间： 2013-07-06
上传用户：eclipse
书中以国家“3C”认证为出发点，引出产品对电磁兼容的基本要求，给出相关产品所必须进行的电磁兼容测试项目及所采用测试标准。本书无意成为现有标准的翻版，而希望成为读者在学习、理解和掌握标准时的一种补充。为此，书中重点说明每种试验的目的、作者对标准的理解、试验中对试验仪器的要求、必须有的试验配置、正确的试验方法和对标准的点评等。考虑到国内众多企业在开展电磁兼容试验的同时，也在考虑试验场地的建设，为此本书也选编了部分这方面的内容，说明了各种场地的特点、主要技术指标及选用中的注意事项。
上传时间： 2013-07-09
上传用户：gmh1314
\培训资料\射频硬件知识\硬件测试技术似懂非懂
标签： 硬件测试
上传时间： 2013-08-05
上传用户：Wwill
实时红外图像处理是红外成像制导的关键技术。本课题来源于兵器工业部第209研究所承担研制的红外成像制导技术背景下的红外图像信息处理机项目。 本文在总结国内外研究现状的基础上，做了大量红外图像信息处理系统硬件部分的设计工作。主要有以下几点： 1．系统方案和总体结构设计 在分析比较目前几种主流系统方案后，将红外图像处理机设计成“双FPGA+双DSP+CPCI”结构。选用ADI公司TigerSHARK系列的DSP芯片ADSP-TS201作为系统高层算法处理的核心处理器，选用Altera公司的FPGA芯片StratixⅡ EP2S60F67214作为底层算法处理和接口控制的核心，选用高速CPCI总线作为红外图像信息处理机与主机的通讯桥梁。 2．FPGA部分的设计是本课题的核心，对FPGA部分进行了设计和调试 (1)图像预处理模块：FPGA负责系统的底层预处理算法和相应控制。首先对采集来的图像数据进行中值滤波和直方图统计，然后按照链路口(Linkport)的通信协议，将预处理后的图像数据实时地从FPGA传给DSP。 (2)DSP-CPCI桥接模块：FPGA负责DSP与CPCI的接口，将DSP处理后的结果通过DSP-CPCI桥接模块传给主机。 联调实验测试表明，实时红外图像信息处理成功实现了对典型红外目标的检测、识别和跟踪，从而验证系统核心FPGA部分的设计是成功的。
上传时间： 2013-07-13
上传用户：gjzeus
近年来，计算机图形学应用越来越广泛，尤其是三维(3D)绘图。3D绘图使用3D模型和各种影像处理产生具有三维空间真实感的影像，应用于虚拟真实情况以及多媒体的产品上，且多半是使用低成本的实时3D计算机绘图技术为基础。在初期3D图形学刚起步时，由于图形简单，因此可以利用CPU来运算，但随着图形学技术的发展，所要绘制的图形越来越复杂，这时如果单纯依赖CPU来处理，不能达到实时的要求，因此需要专门的硬件来加速图形处理，GPU(图形处理单元)因此出现了。不过由于3D图形加速硬件的复杂性和短寿命，这极大地提高了对硬件开发环境的需要。为了更好的对设计进行更改和测试，不能仅仅用专门定制的方法来设计，需要其他的方：硬件描述语言(HDL)和FPGA。 随着计算机绘图规模的需要，借助辅助硬件资源，来提高图形处理单元(GPU)处理速度的需求越来越普遍。自从15年前现场可编程门阵列(FPGA)开始出现以来，其在可编程硬件领域所起的作用越来越大。它们在速度、体积和速度方面都有了很大的提高。这意味着FPGA在以前只能使用专用硬件的场合越来越重要。其中一个应用领域就是3D图形渲染，在这个研究领域里人们正在利用具有可编程性能的FPGA来帮助改进图形处理单元(GPU)的性能。 能够在廉价、可动态重新配置的FPGA上实现复杂算法来辅助硬件设计。本文的设计就是通过在FPGA上实现3维图形几何处理管线部分功能来提高图形处理速度。具体实现中使用硬件描述语言(Verilog HDL)进行逻辑设计，并发现问题解决问题。 本文主要特色如下： 1.针对几何变换换子系统，提出一种硬件实现方案，该方案能对基本的几何变换如：平移、缩放、旋转和投影进行操作。首先构造出总体变换矩阵，随后进行矩阵乘法运算，再进行投影变换，最后输出变换座标。提出一种脉动阵列结构，用于两个矩阵的乘法运算。找到一种快捷的方法来实现矩阵相乘，将能大大提高系统的效率。 2.对于3D图形裁剪，文中描述了一种裁剪引擎，它能够处理3D图形中的裁剪、透视除法以及视口映射的功能。硬件实现的难度取决于裁剪算法的复杂程度。我们在Sutherland-Hodgman裁剪算法的基础上提出一种新的裁剪算法，该算法通过去除冗余顶点以提高处理速度，同时利用编码来判断线段可见性的方法使得硬件实现变得很容易。 3.最后，我们在FPGA上实现了几何变换以及三维裁剪，并与C语言的模拟结果对比发现结果正确，且三维裁剪能够以3M个三角形/s的速度运行，满足了图形流水中的实时性要求。
上传时间： 2013-04-24
上传用户：yerik
随着多媒体技术发展，数字图像处理已经成为众多应用系统的核心和基础。图像处理作为一种重要的现代技术，已经广泛应用于军事指挥、大视场展览、跟踪雷达、电视会议、导航等众多领域。因而，实现高分辨率高帧率图像实时处理的技术不仅具有广泛的应用前景，而且对相关领域的发展也具有深远意义。 大视场可视化系统由于屏幕尺寸很大，只有在特制的曲面屏幕上才能使细节得到充分地展现。为了在曲面屏幕上正确的显示图像，需要在投影前实时地对图像进行几何校正和边缘融合。而现场可编程门阵列(FPGA)则是用硬件处理实时图像数据的理想选择，基于FPGA的图像处理技术是世界范围内广泛关注的研究领域。 本课题的主要工作就是设计一个以FPGA为核心的硬件系统，该系统可对高分辨率高刷新率(1024*768@60Hz)的视频图像实时地进行几何校正和边缘融合。 论文首先介绍了图像处理的几何原理，然后提出了基于FPGA的大视场实时图像融合处理系统的设计方案和模块功能划分。系统分为算法与软件设计，硬件电路设计和FPGA逻辑设计三个大的部分。本论文主要负责FPGA的逻辑设计。围绕FPGA的逻辑设计，论文先介绍了系统涉及的关键技术，以及使用Verilog语言进行逻辑设计的基本原则。 论文重点对FPGA内部模块设计进行了详细的阐述。仲裁与控制模块是顶模块的主体部分，主要实现系统状态机和时序控制；参数表模块主要实现SDRAM存储器的控制器接口，用于图像处理时读取参数信息。图像处理模块是整个系统的核心，通过调用FPGA内嵌的XtremeDSP模块，高速地完成对图像数据的乘累加运算。最后论文提出并实现了一种基于PicoBlaze核的12C总线接口用于配置FPGA外围芯片。 经过对寄存器传输级VerilogHDL代码的综合和仿真，结果表明，本文所设计的系统可以应用在大视场可视化系统中完成对高分辨率高帧率图像的实时处理。
上传时间： 2013-05-19
上传用户：恋天使569
数据采集系统是信号与信息处理系统中不可缺少的重要组成部分，同时也是软件无线电系统中的核心模块，在现代雷达系统以及无线基站系统中的应用越来越广泛。为了能够满足目前对软件无线电接收机自适应性及灵活性的要求，并充分体现在高性能FPGA平台上设计SOC系统的思路，本文提出了由高速高精度A/D转换芯片、高性能FPGA、PCI总线接口、DB25并行接口组成的高速数据采集系统设计方案及实现方法。其中FPGA作为本系统的控制核心和传输桥梁，发挥了极其重要的作用。通过FPGA不仅完成了系统中全部数字电路部分的设计，并且使系统具有了较高的可适应性、可扩展性和可调试性。 在时序数字逻辑设计上，充分利用FPGA中丰富的时序资源，如锁相环PLL、触发器，缓冲器FIFO、计数器等，能够方便的完成对系统输入输出时钟的精确控制以及根据系统需要对各处时序延时进行修正。 在存储器设计上，采用FPGA片内存储器。可根据系统需要随时进行设置，并且能够方便的完成数据格式的合并、拆分以及数据传输率的调整。 在传输接口设计上，采用并行接口和PCI总线接口的两种数据传输模式。通过FPGA中的宏功能模块和IP资源实现了对这两种接口的逻辑控制，可使系统方便的在两种传输模式下进行切换。 在系统工作过程控制上，通过VB程序编写了应用于PC端的上层控制软件。并通过并行接口实现了PC和FPGA之间的交互，从而能够方便的在PC机上完成对系统工作过程的控制和工作模式的选择。 在系统调试方面，充分利用QuartuslI软件中自带的嵌入式逻辑分析仪SignalTaplI，实时准确的验证了在系统整个传输过程中数据的正确性和时序性，并极大的降低了用常规仪器观测FPGA中众多待测引脚的难度。 本文第四章针对FPGA中各功能模块的逻辑设计进行了详细分析，并对每个模块都给出了精确的仿真结果。同时，文中还在其它章节详细介绍了系统的硬件电路设计、并行接口设计、PCI接口设计、PC端控制软件设计以及用于调试过程中的SignalTapⅡ嵌入式逻辑分析仪的使用方法，并且也对系统的仿真结果和测试结果给出了分析及讨论。最后还附上了系统的PCB版图、FPGA逻辑设计图、实物图及注释详细的相关源程序清单。
上传时间： 2013-06-09
上传用户：lh25584
激光光谱探测是激光侦查、激光告警、污染物检测等领域中采用的重要技术。通过对来袭激光的光谱特征进行识别，可以为光电对抗提供依据。本文在分析和研究现有激光光谱探测技术的基础上，提出了通过非扫描M-Z干涉法来获取激光信号的相干图，并对该图进行快速傅立叶变换，从而实时获得激光光谱的技术。 在研究中，由M-Z干涉具形成的激光干涉条纹经CCD相机转换后以时间序列依次输出电信号，该时间序列的快速傅立叶变换用FPGA实现。论文依据告警系统响应时间和信噪比的要求，确定了探测器阵列的结构类型和有关参数；设计了CCD相机和FPGA的接口电路；编写了数据传输和存储模块。 在快速傅立叶变换的实现上，首先确定了采用基2按时间抽取的方法作为实现算法；应用型号为XC3S400的FPGA芯片，依靠ISE8.1软件开发平台，用硬件语言编写了精度为10位，序列长度为512点的快速傅里叶变换程序，并将所有程序成功下载到FPGA的配置芯片中。 此外，论文还设计了显示、电压转换、FPGA配置电路。最后，对设计的快速傅里叶变换模块进行了测试，将FPGA运算结果与理论计算结果进行了比较，结果表明FPGA计算结果达到应有的精度，运行速度可以满足激光光谱的实时探测要求。
上传时间： 2013-08-04
上传用户：hzy5825468
三维彩色信息获取系统目的是获取对象的三维空间坐标和颜色信息。它是计算机视觉研究的重要内容，也是当前信息科学研究中的一个重要热点。 本文首先介绍了三维信息获取技术的意义和实时可重构三维激光彩色信息获取系统总体方案。该方案合理划分了系统的图像处理任务，充分地利用了拥有的硬、软件资源。阐述了基于FPGA处理器的硬件系统结构及其工作原理和系统工作时序。 本文还研究了图像处理系统中的数字逻辑设计，总结出了较完整、规范化的设计流程和方法，介绍了从图像处理算法到可编程逻辑器件的规范化映射方法，总结了在视频系统中的高级设计技巧，包括并行流水线技术和循环结构的硬件实现方式等。 为了说明提出的设计方法，本文分析了基于自适应阈值的结构光条纹中心的方向模板快速检测算法的硬件实现。该算法是把自适应阈值法与可变方向模板法相结合，具有稳定性好、精度高、计算简单、数据存储量小、实现速度快的特点，此外，该方法有利于硬件快速实现。实践证明这种方法是实用的、有效的。 本文的重点在于研制了具有完全自主知识产权的实时可重构三维激光彩色信息获取系统中视频图像处理专用集成电路。该集成电路是实现系统快速算法的核心，使用现场可编程器FPGA器件EPlK50实现提取激光线、提取人头轮廓线和提取中心颜色线算法；该集成电路还要实现系统所需的控制逻辑。控制部分包括将视频采集输出端口信号转化为RGB真彩色信号的数据锁存模块、各FIFO缓存器的输入输出控制模块和系统需要的其它信号控制模块。提出提取轮廓线快速算法，即由FPGA处理器与主机交互式共同快速完成提取人头正侧影轮廓线算法。该专用集成电路研制是整个实时可重构三维激光彩色信息获取系统实现的关键。
标签：
上传时间： 2013-07-23
上传用户：lguotao
本文针对目前国内外基于FPGA实现模糊控制器的理论、EDA软件工具的使用以及FPGA 技术的发展，对模糊控制器的设计作了有益的探索，并达到了预期的实验效果。文章综述了模糊控制理论的产生、发展、应用现状以及今后的发展方向；介绍了模糊逻辑、模糊控制的基本原理和模糊控制器的结构；阐述了常规模糊控制器的设计过程。文章介绍了运用 VHDL语言进行模糊控制器的设计过程。对模糊控制过程中隶属度函数的存储采用了分段存储法，其设计方法简单，提高了运算速度和运算精度。采用了“最大－最小”函数法简化了模糊控制规则的推理过程。运用“倒数相乘法”实现除法器的设计，能够实现任意数的除法运算，且精度较高。并以模糊空调温度控制器为例进行了理论说明和模糊设计，并给出了相应的VHDL代码。整体设计及其各个模块都在ALTERA公司的EDA 工具Quartus Ⅱ和Modelsim SE平台上进行了逻辑综合及功能时序仿真，综合与仿真的结果表明，基于FPGA的模糊控制器芯片消耗较少的硬件资源，达到了较高的设计性能，在速度和资源利用率方面均达到了较优的状态，通过在 FPGA开发板上的验证与测试，测试结果表明，所设计的模糊控制器可满足实时模糊控制的要求。关键词：模糊逻辑 模糊控制器 VHDL FPGA
上传时间： 2013-04-24
上传用户：003030
