为适应组合导航计算机系统的微型化、高性能度的要求，拓宽导航计算机的应用领域，本文设计出一种基于浮点型DSP(TMS320C6713)和可编程逻辑阵列器件(FPGA： EP1C12N240C8)协同合作的导航计算机系统。 论文在阐述了组合导航计算机的特点和应用要求后，提出基于DSP和FPGA的组合导航计算机系统方案。该方案以DSP为导航解算处理器，由FPGA完成IMU信号的采集和缓存以及系统控制信号的整合；DSP通过EMIF接口实现和FPGA通信。在此基础上研究了各扩展通信接口、系统硬件原理图和PCB的开发，且在FPGA中使用调用IP核来实现FIR低通滤波数据处理机抖激光陀螺的机抖振动的影响。其次，详细阐述了利用TI公司的DSP集成开发环境和DSP/BIOS准实时操作系统开发多任务系统软件的具体方案。本文引入DSP/BIOS实时操作系统提供的多任务机制，将采集处理按照功能划分四个相对独立的任务，这些任务在DSP/BIOS的调度下，按照用户指定的优先级运行，大大提高系统的工作效率。最后给了DSP芯片Bootloader的制作方法。 导航计算机系统研制开发是软、硬件研究紧密结合的过程。在微型导航计算机系统方案建立的基础上，本文首先讨论了系统硬件整体设计和软件开发流程；其次针对导航计算机系统各个功能模块以及多项关键技术进行了设计与开发工作，涉及系统数据通信模块、模拟信号采集模块和数据存储模块；最后，对导航计算机系统进行了联合调试工作，并对各个模块进行了详细的功能测试与验证，完成了微型导航计算机系统的制作。 以DSP/FPGA作为导航计算机硬件平台的捷联式惯性导航实时数据系统能够满足系统所要求的高精度、实时性、稳定性要求，适应了其高性能、低成本、低功耗的发展方向。
上传时间： 2013-04-24
上传用户：lishuoshi1996
波前处理机是自适应光学系统中实时信号处理和运算的核心，随着自适应光学系统得发展，波前传感器的采样频率越来越高，这就要求波前处理机必须有更强的数据处理能力以保证系统的实时性。在整个波前处理机的工作流程中，对CCD传来的实时图像数据进行实时处理是第一步，也是十分重要的一步。如果不能保证图像处理的实时性，那么后续的处理过程都无从谈起。因此，研制高性能的图像处理平台，对波前处理机性能的提高具有十分重要的意义。 论文介绍了本研究课题的背景以及国内外图像处理技术的应用和发展状况，接着介绍了传统的专用和通用图像处理系统的结构、特点和模型，并通过分析DSP芯片以及DSP系统的特点，提出了基于DSP和FPGA芯片的实时图像处理系统。该系统不同于传统基于PC机模式的图像处理系统，发挥了DSP和FPGA两者的优势，能更好地提高图像处理系统实时性能，同时也最大可能地降低成本。 论文根据图像处理系统的设计目的、应用需求确定了器件的选型。介绍了主要的器件，接着从系统架构、逻辑结构、硬件各功能模块组成等方面详细介绍了DSP+FPGA图像处理系统硬件设计，并分析了包括各种参数指标选择、连接方式在内的具体设计方法以及应该注意的问题。 论文在阐述传输线理论的基础上，在制作PCB电路板的过程中，针对高速电路设计中易出现的问题，详细分析了高速PCB设计中的信号完整性问题，包括反射、串扰等，说明了高速PCB的信号完整性、电源完整性和电磁兼容性问题及其解决方法，进行了一定的理论和技术探讨和研究。 论文还介绍了基于FPGA的逻辑设计，包括了图像采集模块的工作原理、设计方案和SDRAM控制器的设计，介绍了SDRAM的基本操作和工作时序，重点阐述系统中可编程器件内部模块化SDRAM控制器的设计及仿真结果。 论文最后描述了硬件系统的测试及调试流程，并给出了部分的调试结果。 该系统主要优点有：实时性、高速性。硬件设计的执行速度，在高速DSP和FPGA中实现信号处理算法程序，保证了系统实时性的实现；性价比高。自行研究设计的电路及硬件系统比较好的解决了高速实时图像处理的需求。
上传时间： 2013-05-30
上传用户：fxf126@126.com
本课题深入分析了GPS软件接收机基于FFT并行捕获算法并详细阐述了其FPGA的实现。相比于其它的捕获方案，该方案更好地满足了信号处理实时性的要求。 论文的主体部分首先简单分析了扩频通信系统的基本原理，介绍了GPS系统的组成，详细阐述了GPS信号的特点，并根据GPS信号的组成特点介绍了接收机的体系结构。其次，通过对GPS接收机信号捕获方案的深入研究，确定了捕获速度快且实现复杂度不是很高的基于FFT的并行捕获方案，并对该方案提出了几点改进的措施，根据前面的分析，提出了系统的实现方案，利用MATLAB对该系统进行仿真，仿真的结果充分的验证了方案的可行性。接着，对于捕获环节中的核心部分—FFT处理器，设计中没有采用ALTERA提供的IP核，独立设计实现了基于FPGA的FFT处理器，并通过对一组数据在MATLAB中运算得到结果和FPGA输出结果相对比，可以验证该FFT处理器的正确性。再次重点分析了GPS接收机并行捕获部分的FPGA具体实现，通过捕获的FPGA时序仿真波形，证明了该系统已经能成功地捕获到GPS信号。最后，对全文整个研究工作进行总结，并指出以后继续研究的方向。 本课题虽然是对于GPS接收机的研究，但其原理与GALILEO、北斗等导航系统的接收机相近，因此该课题的研究对我国卫星导航事业的发展起到了积极的推动作用。
上传时间： 2013-08-06
上传用户：青春123
串行数字接口SDI是目前使用最广泛的数字视频接口。它是遵循SMPTE-259M和EBtJ-Tech-3267标准制定的，己经被世界上众多数字视频设备生产厂家普遍采纳并作为标准视频接口，主要用在非线性编辑系统、视频服务器、虚拟演播室以及数字切换矩阵和数字光端机等场合。 以往的SDI接口在实现方法上有成本高、灵活性低等缺点，针对这些不足，本文在研究串行数字接口工作原理的基础上，提出了一种基于FPGA的标清串行数字接口(SD-SDI)的设计方案，并使用SOPC Builder构成一个Nios II处理器系统，将SDI接口以IP核形式嵌入到FPGA内部，从而提高系统的集成度，使之具有视频数据处理速度快、实时性强、性价比高的特点。具体研究内容包括： 1.在分析SDI接口的硬件结构和工作原理的基础上，提出了串行数字接口的嵌入式系统设计方法，完成了SDI接口卡的FPGA芯片内部配置以及驱动电路、均衡电路、电源电路等硬件电路设计。 2.采用软逻辑方法实现SDI接口的传输功能，进行了具体的模块化设计与仿真。 3.引入Nios II嵌入式软核处理器对数据进行处理，设计了视频图像数据的采集程序。 该传输系统以Altera公司的Cyclone II EP2C35F672C8为核心芯片，通过发送和接收电路的共同作用，能够完成标清数字视频信号的传输，初步确立了以SDI接口为数据源的视频信号传输系统的整体模式和框架。
上传时间： 2013-07-31
上传用户：zttztt2005
当前，随着电子技术的飞速发展，智能化系统中需要传输的数据量日益增大，要求数据传送的速度也越来越快，传统的数据传输方式已无法满足目前的要求。在此前提下，采用高速数据传输技术成为必然，DMA(直接存储器访问)技术就是较理想的解决方案之一，能够满足信息处理实时性和准确性的要求。 本文以EDA工具、硬件描述语言和可编程逻辑器件(FPGA)为技术支撑，设计DMA控制器的总体结构。在通道检测模块中，解决了信号抗干扰和请求信号撤销问题，并提出并行通道检测算法；在优先级管理模块中提出了动态优先级端口响应机制；在传输模块中采用状态机的设计思想设计多个通道的数据传输。通过各模块问题的解决及新方法的采用，最终设计出基于FPGA的多通道DMA控制器的IP软核。实验仿真结果表明，本控制器传输速度较快，主频达100MHz以上，且工作稳定。
上传时间： 2013-05-16
上传用户：希酱大魔王
随着图像分辨率的越来越高，软件实现的图像处理无法满足实时性的需求；同时FPGA等可编程器件的快速发展使得硬件实现图像处理变得可行。如今基于FPGA的图像处理研究成为了国内外的一个热门领域。 本文在FPGA平台上，用Verilog HDL实现了一个研究图像处理算法的可重复配置的硬件模块架构，架构包括PC机预处理和通信软件，控制模块，计算单元，存储器模块和通信适配模块五个部分。其中的计算模块负责具体算法的实现，根据不同的图像处理算法可以独立实现。架构为计算模块实现了一个可添加、移出接口，不同的算法设计只要符合该接口就可以方便的加入到模块架构中来进行调试和运行。 在硬件架构的基础上本文实现了排序滤波，中值滤波，卷积运算及高斯滤波，形态学算子运算等经典的图像处理算法。讨论了FPGA的图像处理算法的设计方法及优化策略，通过性能分析，FPGA实现图像处理在时间上比软件处理有了很大的提高；通过结果的比较，发现FPGA的处理结果达到了软件处理几乎同等的效果水平。最后本文在实现较大图片处理和图像处理窗口的大小可配置性方面做了一定程度的讨论和改进，提高了算法的可用性，同时为进一步的研究提供了更加便利的平台。 整个设计都是在ISE8.2和ModelSim第三方仿真软件环境下开发的，在xilinx的Spartan-3E XC3S500E硬件平台上实现。在软件仿真过程中利用了ISE8.2自带仿真工具和ModelSim结合使用。 本课题为制造FPGA的专用图像处理芯片做了有益的探索性研究，为实现FPGA为核心处理芯片的实时图像处理系统有着积极的作用。
上传时间： 2013-07-29
上传用户：爱顺不顺
近年来，基于DSP和FPGA的运动控制系统己成为新一代运动控制系统的主流。基于DSP和FPGA的运动控制系统不仅具有信息处理能力强，而且具有开放性、实时性、可靠性的特点，因此在机器人运动控制领域具有重要的应用价值。 论文从步行康复训练器的设计与制作出发，主要进行机器人的运动控制系统设计和研究。文章首先提出了多种运动控制系统的实现方案。根据它们的优缺点，选定以DSP和FPGA为核心进行运动控制系统平台的设计。 论文详细研究了以DSP和FPGA为核心实现运动控制系统的软、硬件设计，利用DSP实现运动控制系统总体结构与相关功能模块，利用FPGA实现运动控制系统地址译码电路、脉冲分配电路以及光电编码器信号处理电路，并对以上电路系统进行了功能仿真和时序仿真。 结果表明，基于DSP和FPGA为核心的运动控制系统不仅实现了设计功能要求，同时提高了机器人运动控制系统的开放性、实时性和可靠性，并大大减小了系统的体积与功耗。
上传时间： 2013-05-29
上传用户：dajin
在工业控制领域，多种现场总线标准共存的局面从客观上促进了工业以太网技术的迅速发展，国际上已经出现了HSE、Profinet、Modbus TCP/IP、Ethernet/IP、Ethernet Powerlink、EtherCAT等多种工业以太网协议。将传统的商用以太网应用于工业控制系统的现场设备层的最大障碍是以太网的非实时性，而实现现场设备间的高精度时钟同步是保证以太网高实时性的前提和基础。 IEEE 1588定义了一个能够在测量和控制系统中实现高精度时钟同步的协议——精确时间协议(Precision Time Protocol)。PTP协议集成了网络通讯、局部计算和分布式对象等多项技术，适用于所有通过支持多播的局域网进行通讯的分布式系统，特别适合于以太网，但不局限于以太网。PTP协议能够使异质系统中各类不同精确度、分辨率和稳定性的时钟同步起来，占用最少的网络和局部计算资源，在最好情况下能达到系统级的亚微级的同步精度。 基于PC机软件的时钟同步方法，如NTP协议，由于其实现机理的限制，其同步精度最好只能达到毫秒级；基于嵌入式软件的时钟同步方法，将时钟同步模块放在操作系统的驱动层，其同步精度能够达到微秒级。现场设备间微秒级的同步精度虽然已经能满足大多数工业控制系统对设备时钟同步的要求，但是对于运动控制等需求高精度定时的系统来说，这仍然不够。基于嵌入式软件的时钟同步方法受限于操作系统中断响应延迟时间不一致、晶振频率漂移等因素，很难达到亚微秒级的同步精度。 本文设计并实现了一种基于FPGA的时钟同步方法，以IEEE 1588作为时钟同步协议，以Ethernet作为底层通讯网络，以嵌入式软件形式实现TCP/IP通讯，以数字电路形式实现时钟同步模块。这种方法充分利用了FPGA的特点，通过准确捕获报文时间戳和动态补偿晶振频率漂移等手段，相对于嵌入式软件时钟同步方法实现了更高精度的时钟同步，并通过实验验证了在以集线器互连的10Mbps以太网上能够达到亚微秒级的同步精度。
上传时间： 2013-08-04
上传用户：hn891122
论文提出了一种基于FPSLIC的下位机控制器系统设计，并且在嵌入式硬件和软件的联合调度之下予以实现，并将该系统应用于微小型无人直升机MUAV控制上。 微小型无人直升机体积小、重量轻、隐蔽性好、机动性强、易实现悬停和超低空飞行，因此在军用和民用领域都有广泛的应用前景。微小型无人直升机在空中执行任务时需要实时获得在空间的姿态和高度位置信息，然后通过调制舵机状态来调整飞行器的空中姿态，纠正飞行路线，而MUAV的飞控系统需要具有负荷轻，功能强大，实时性强以及低功耗的特点，对嵌入式处理器要求较高，所以针对MUAV的控制采用上下位机联合控制的结构。并且由于目前现有的下位机控制器满足不了MUAV控制发展的需求，所以本文中利用FPS[JC优越的性能，实现了一种新的下位机控制器的设计，具有体积小、重量轻、价格低、功耗低、实时性强、可靠性高、扩展性好等优点的同时，完成了基于PWM的舵机的控制和基于Kalman滤波的多传感器的数据融合，以及上下位机之间的通讯等功能，具有较强的使用和应用价值。 论文首先介绍了MUAV飞行控制的结构，以及下位机实现功能的模块划分。然后是对MUAV控制系统相关理论的介绍，包括舵机控制的原理和方法以及多传感器数据融合的理论。 其次论文介绍了基于FPSLIC的下位机控制器系统的软硬件设计。在硬件设计上，给出了硬件总体设计方案，并对各个功能模块进行了详细论述，软件部分在给出了主要的框架和功能划分后，主要介绍了利用FPSLIC的FPGA部分实现PWM控制和测量的模块以及AVR部分对多传感器信息进行Kalman滤波融合的实现。 最后在实验室的汽油无人直升机的测试平台上进行了舵机控制和高度测试实验，取得了满意的实验结果。
上传时间： 2013-04-24
上传用户：fredguo
H.264作为新一代视频编码标准，相比上一代视频编码标准MPEG2，在相同画质下，平均节约64﹪的码流。该标准仅设定了码流的语法结构和解码器结构，实现灵活性极大，其规定了三个档次，每个档次支持一组特定的编码功能，并支持一类特定的应用，因此。H.264的编码器的设计可以根据需求的不同而不同。 H.264虽然具有优异的压缩性能，但是其复杂度却比一般编码器高的多。本文对H.264进行了编码复杂度分析，并统计了整个软件编码中计算量的分布。H.264中采用了率失真优化算法，提高了帧内预测编码的效率。在该算法下进行帧内预测时，为了得到一个宏块的预测模式，需要进行592次率失真代价计算。因此为了降低帧内预测模式选择的计算复杂度，本文改进了帧内预测模式选择算法。实践证明，在PSNR值的损失可以忽略不计的情况下，该算法相比原算法，帧内编码时间平均节约60﹪以上，对编码的实时性有较大帮助。 为了实现实时编码，考虑到FPGA的高效运算速度和使用灵活性，本文还研究了H.264编码器基本档次的FPGA实现。首先研究了H.264编码器硬件实现架构，并对影响编码速度，且具有硬件实现优越性的几个重要部分进行了算法研究和FPGA.实现。本文主要研究了H.264编码器中整数DCT变换、量化、Zig-Zag扫描、CAVLC编码以及反量化、逆整数DCT变换等部分。分别对这些模块进行了综合和时序仿真，并将验证后通过的系统模块下载到Xilinx virtex-Ⅱ Pro的FPGA中，进行了在线测试，验证了该系统对输入的残差数据实时压缩编码的功能。 本文对H.264编码器帧内预测模式选择算法的改进，算法实现简单，对软件编码的实时性有很大帮助。本文对在单片FPGA上实现H.264编码器做出了探索性尝试，这对H.264编码器芯片的设计有着积极的借鉴性。
上传时间： 2013-06-13
上传用户：夜月十二桥
