基于fpga的JPEG编解码器设计
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
基于fpga的JPEG编解码器设计,采用流水线优化解决时间并行性问题,提高DCT/IDCT模块的运行速度。...
用CPLD控制曼彻斯特编解码器,很详细的文字说明。...
论文格式,内含Viterbi编解码器的完整vhdl代码,文件为.nh格式...
此曼彻斯特码的解码程序是采用VHDL硬件语言编写的。...
定点乘法器设计(中文) 运算符: + 对其两边的数据作加法操作; A + B - 从左边的数据中减去右边的数据; A - B - 对跟在其后的数据作取补操作,即用0减去跟在其后的数据; - B * 对其两边的数据作乘法操作; A * B ...