EDA课程设计8位十进制乘法器。
标签： 8位 十进制 乘法器
上传时间： 2013-10-17
上传用户：牛津鞋
设计了一个基于FPGA的单精度浮点数乘法器.设计中采用改进的带偏移量的冗余Booth3算法和跳跃式Wallace树型结构,并提出对Wallace树产生的2个伪和采用部分相加的方式,提高了乘法器的运算速度;加入对特殊值的处理模块,完善了乘法器的功能.本设计在Altera DE2开发板上进行了验证.
标签： FPGA 精度 浮点数 乘法器设计
上传时间： 2013-10-09
上传用户：xjy441694216
上传用户：ZOULIN58
上传时间： 2013-10-13
上传用户：yl1140vista
一个并行高速乘法器芯片的设计与实现
标签： 并行 乘法器 片的设计
上传时间： 2014-01-08
上传用户：虫虫虫虫虫虫
用C语言实现的乘法器
标签： C语言 乘法器
上传时间： 2013-12-08
上传用户：moerwang
VHDL语言实现的16位快速乘法器
标签： VHDL 语言 乘法器
上传时间： 2013-11-30
上传用户：yd19890720
四位乘法器的VHDL源程序
标签： VHDL 乘法器 源程序
上传时间： 2013-12-04
上传用户：kristycreasy
vhdl编写的硬件乘法器
标签： vhdl 编写 硬件 乘法器
上传时间： 2014-12-22
上传用户：tuilp1a
乘法器是硬件设计中的很常见也很重要的一个模块，它的VHDL硬件实现很好的解决了软件编程中做乘法速度慢的问题，在实时高速系统应用中或DSP软核或数字信号处理硬件实现算法中，经常能使用到乘法器，所以经典的高速乘法器IP 很有参考价值
标签： 乘法器 硬件设计 模块
上传时间： 2015-03-18
上传用户：yimoney
