RSA也可以用来为一个消息署名。假如甲想给乙传递一个署名的消息的话，那么她可以为她的消息计算一个散列值，然后用她的密钥加密这个散列值并将这个“署名”加在消息的后面。这个消息只有用她的公钥才能被解密。乙获得这个消息后可以用甲的公钥解密这个散列值，然后将这个数据与他自己为这个消息计算的散列值相比较。假如两者相符的话，那么他就可以知道发信人持有甲的密钥，以及这个消息在传播路径上没有被篡改过。
标签： RSA
上传时间： 2014-01-02
上传用户：13517191407
396 信息技术 安全技术 实体鉴别第2部分：采用对称加密算法的机制 GB 15843.2-1997 L80 国家技术监督局 1997-09-02 1998-04-01 pdf
上传时间： 2013-04-15
上传用户：eeworm
2000年10月2日，美国国家标准与技术研究所宣布采用Rijndael算法作为高级加密标准，并于2002年5月26日正式生效，AES算法将在今后很长一段时间内，在信息安全中扮演重要角色。因此，对AES算法实现的研究就成为了国内外的热点，会在信息安全领域得到广泛的应用。用FPGA实现AES算法具有快速、灵活、开发周期短等优点。 本论文就是针对AES加、解密算法在同一片FPGA中的优化实现问题，在深入分析了AES算法的整体结构、基本变换以及加、解密流程的基础上，对AES算法的加、解密系统的FPGA优化设计进行了研究。主要内容为： 1．确定了实现方案以及关键技术，在比较了常用的结构后，采用了适合高速并行实现AES加、解密算法的结构——内外混合的流水线结构，并给出了总体的设计框图。由于流水线结构不适用于反馈模式，为了达到较高的运算速度，该系统使用的是电码本模式(ECB)的工作方式； 2．对各个子模块的设计分别予以详细分析，结合算法本身和FPGA的特点，采用查表法优化处理了字节代换运算，列混合运算和密钥扩展运算。同时，考虑到应用环境的不同，本设计支持数据分组为128比特，密钥长度为128比特、192比特以及256比特三种模式下的AES算法加、解密过程。完成了AES加、解密算法在同一片FPGA中实现的这个系统的优化设计； 3．利用QLJARTUSII开发工具进行代码的编写工作和综合编译工作，在 MODELSIM中进行仿真并给出仿真结果，给出了各个模块和整个设计的仿真测试结果； 4．和其他类似的设计做了横向对比，得出结论：本设计在保证了速度的基础上实现了资源和速度的均衡，在性能上具有较大的优势。
上传时间： 2013-05-25
上传用户：wcl168881111111
含有线性插值, 样条插值,Gauss矩阵列主元消去法等算法的实现
上传时间： 2015-01-04
上传用户：lhc9102
GUASS算法的列主元消去法
上传时间： 2014-10-30
上传用户：1966640071
按列选主高斯消元,高斯消元算法
上传时间： 2013-12-10
上传用户：zuozuo1215
列主元的高斯算法
上传时间： 2013-11-28
上传用户：541657925
这里有加减乘和转置 用C语言编的 注意输入 算法用于稀疏矩阵 首先输入行,列,元素数目 再输入标志位 即每一列的第一个元素是矩阵中的第几个元素 再输入矩阵的元素 再选择符号
上传时间： 2015-02-12
上传用户：diets
计算机安全的 多种密码算法演示
上传时间： 2015-02-14
上传用户：wys0120
列主元消去法。计算方法中的一种课程算法
上传时间： 2015-02-21
上传用户：wl9454
