s3c2440芯片中文手册，不要错过呀，好东西，想要的速度下载
上传时间： 2013-04-24
上传用户：abc123456.
数字存储示波器在仪器仪表领域中占有重要的地位，应用范围相当广泛，所以对示波器的研制有重要的理论和实际意义。本文针对数字存储示波器的设计进行了深入的研究，旨在研制出100MHz带宽的数字存储示波器。 从各个方面考虑，选用了DSP、FPGA和单片机的方案来设计整个系统。整个系统采用单通道的方式。信号进来首先经过前端的调理电路把信号电压调整到AD的输入电压范围之内，这里调理电路主要是由信号衰减电路和信号放大电路所组成。调理后的信号再送到AD变换电路里面完成信号的数字化。然后把AD转换后的数据送到FPGA中，并把数据保存到FPGA中的FIFO中，FPGA中的电路主要包括有FIFO、触发系统、峰值检测、时基电路等。 DSP处理器主要是用来从FIFO中提取数据并进行相应的处理。因为DSP运算速度快，所以本文利用DSP来完成滤波和波形重建的时候的插值算法等功能。然后DSP利用其多缓冲串口把数据送到单片机，单片机把从DSP中发送过来的数据显示到LCD上，同时利用单片机来管理键盘等功能。在软件方面主要完成了程序的一些初始化驱动，比如说是FLASH驱动、LCD驱动、DSP串口初始化、FPGA初始化等相关工作。 由于本文采用FPGA，使得数字存储示波器的设计比较灵活，容易升级。可以根据自己的需要进行相关的改进，例如对外围电路做进一步地扩展。
上传时间： 2013-04-24
上传用户：hw1688888
图像显示器是人类接受外部信息的重要手段之一。而立体显示则能再现场景的三维信息，提供场景更为全面、详实的信息，在医学、军事、娱乐具有广泛的应用前景。而现有的3D立体显示设备价格都比较贵，基于此，本人研究了基于SDRAM存储器和FPGA处理器的3D头盔显示设备并且设计出硬件和软件系统。该系统图像效果好，并且价格成本便宜，从而具有更大的实用性。本文完成的主要工作有三点： 1.设计了基于FPGA处理器和SDRAM存储器的3D头盔显示器。该方案有别于现有的基于MCU、DSP和其它处理芯片的方案。本方案能通过线性插值算法把1024×768的分辨率变成800×600的分辨率，并能实现120HZ图像刷新率，采用SDRAM作为高速存储器，并且采用乒乓操作，有别于其它的开关左右眼视频实现立体图像。在本方案中每时每刻都是左右眼视频同时输出，使得使用者感觉不到视频图像有任何闪烁，减轻眼睛疲劳。本方案还实现了图像对比对度调节，液晶前照光调节(调节输出脉冲的占空比)，立体图像源自动识别，还有人性化的操作界面(OSD)功能。 2.完成了该系统的硬件平台设计和软件设计。从便携性角度考虑，尽量减小PCB板面积，给出了它们详细的硬件设计电路图。完成了FPGA系统的设计，包括系统整体分析，各个模块的实现原理和具体实现的方法。完成了单片机对AD9883的配置设计。 3.完成了本方案的各项测试和调试工作，主要包括：数据采集部分测试、数据存储部分测试、FPGA器件工作状态测试、以电脑显示器作为显示器的联机调试和以HX7015A作为显示器的联机调试，并且最终调试通过，各项功能都满足预期设计的要求。实验和分析结果论证了系统设计的合理性和使用价值。 本文的研究与实现工作通过实验和分析得到了验证。结果表明，本文提出的由FPGA和SDRAM组成的3D头盔显示系统完全可以实现高质量的立体视觉效果，从而可以将该廉价的3D头盔显示系统用于我国现代化建设中所需要的领域。
上传时间： 2013-07-16
上传用户：xiaoxiang
SATA接口是新一代的硬盘串行接口标准，和以往的并行硬盘接口比较它具有支持热插拔、传输速率快、执行效率高的明显优势。SATA2．0是SATA的第二代标准，它规定在数据线上使用LVDS NRZ串行数据流传输数据，速率可达3Gb/s。另外，SATA2．0还具有支持NCQ（本地命令队列）、端口复用器、交错启动等一系列技术特征。正是由于以上的种种技术优点，SATA硬盘业已被广泛的使用于各种企业级和个人用户。 硬盘作为主要的信息载体之一，其信息安全问题尤其引起人们的关注。由于在加密时需要实时处理大量的数据，所以对硬盘数据的加密主要使用带有密钥的硬件加密的方式。因此将硬盘加密和SATA接口结合起来进行设计和研究，完成基于SATA2．0接口的加解密芯片系统设计具有重要的使用价值和研究价值。 本论文首先介绍了SATA2．0的总线协议，其协议体系结构包括物理层、链路层、传输层和命令层，并对系统设计中各个层次中涉及的关键问题进行了阐述。其次，本论文对ATA协议和命令进行了详细的解释和分析，并针对设计中涉及的命令和对其做出的修改进行了说明。接着，本论文对SATA2．0加解密控制芯片的系统设计进行了讲解，包括硬件平台搭建和器件选型、模块和功能划分、系统工作原理等，剖析了系统设计中的难点问题并给出解决问题的方法。然后，对系统数据通路的各个模块的设计和实现进行详尽的阐述，并给出各个模块的验证结果。最后，本文简要的介绍了验证平台搭建和测试环境、测试方法等问题，并分析测试结果。 本SATA2．0硬盘加解密接口电路在Xilinx公司的Virtex5 XC5VLX50T FPGA上进行测试，目前工作正常，性能良好，已经达到项目性能指标要求。本论文在SATA加解密控制芯片设计与实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：JIUSHICHEN
51单片机综合学习系统 STC芯片烧写软件
上传时间： 2013-04-24
上传用户：akk13
51单片机综合学习系统 SST芯片烧写软件
上传时间： 2013-07-21
上传用户：plsee
近年来，大容量数据存储设备主要是机械硬盘，机械硬盘采用机械马达和磁片作为载体，存在抗震性能低、高功耗和速度提升难度大等缺点。固态硬盘是以半导体作为存储介质及控制载体，无机械装置，具有抗震、宽温、无噪、可靠和节能等特点，是目前存储领域所存在问题的解决方案之一。本文针对这一问题，设计基于FPGA的固态硬盘控制器，实现数据的固态存储。 文章首先介绍硬盘技术的发展，分析固态硬盘的技术现状和发展趋势，阐述课题研究意义，并概述了本文研究的主要内容及所做的工作。然后从分析固态硬盘控制器的关键技术入手，研究了SATA接口协议和NANDFLASH芯片特性。整体设计采用SOPC架构，所有功能由单片FPGA完成。移植MicroBlaze嵌入式处理器软核作为主控制器，利用Verilog HDL语言描述IP核形式设计SATA控制器核和NAND FLASH控制器核。SATA控制器核作为高速串行传输接口，实现SATA1.0协议，根据协议划分四层模型，通过状态机和逻辑电路实现协议功能。NAND FLASH控制器核管理NANDFLASH芯片阵列，将NAND FLASH接口转换成通用的SRAM接口，提高访问效率。控制器完成NAND FLASH存储管理和纠错算法，实现数据的存储和读取。最后完成固态硬盘控制器的模块测试和整体测试，介绍了测试方法、测试工具和测试流程，给出测试数据和结果分析，得出了验证结论。 本文设计的固态硬盘控制器，具有结构简单和稳定性高的特点，易于升级和二次开发，是实现固态硬盘和固态存储系统的关键技术。
上传时间： 2013-05-28
上传用户：sssnaxie
并行总线PATA从设计至今已快20年历史，如今它的缺陷已经严重阻碍了系统性能的进一步提高，已被串行ATA(Serial ATA)即SATA总线所取代。SATA作为新一代磁盘接口总线，采用点对点方式进行数据传输，内置数据/命令校验单元，支持热插拔，具有150MB/s(SATA1.0)或300MB/s(SATA2.0)的传输速度。目前SATA已在存储领域广泛应用，但国内尚无独立研发的面向FPGA的SATAIP CORE，在这样的条件下设计面向FPGA应用的SATA IP CORE具有重要的意义。 本论文对协议进行了详细的分析，建立了SATA IP CORE的层次结构，将设备端SATA IP CORE划分成应用层、传输层、链路层和物理层；介绍了实现该IPCORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议IP CORE的设计，并对各个部分的设计予以分别阐述，并编码实现；最后进行综合和测试。 采用FPGA集成硬核RocketIo MGT(RocketIo Multi-Gigabit Transceiver)实现了1.5Gbps的串行传输链路；设计满足协议需求、适合FPGA设计的并行结构，实现了多状态机的协同工作：在高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分复杂度的不同，设计采用部分流水线结构；采用在线逻辑分析仪Chipscope pro与SATA总线分析仪进行片上调试与测试，使得调试工作方便快捷、测试数据准确；严格按照SATA1.0a协议实现了SATA设备端IP CORE的设计。 最终测试数据表明，本论文设计的基于FPGA的SATA IP CORE满足协议需求。设计中的SATA IP CORE具有使用方便、集成度高、成本低等优点，在固态电子硬盘SSD(Solid-State Disk)开发中应用本设计，将使开发变得方便快捷，更能够适应市场需求。
上传时间： 2013-06-21
上传用户：xzt
近年来，语音识别研究大部分集中在算法设计和改进等方面，而随着半导体技术的高速发展，集成电路规模的不断增大与各种研发技术水平的不断提高，新的硬件平台的推出，语音识别实现平台有了更多的选择。语音识别技术在与DSP、FPGA、ASIC等器件为平台的嵌入式系统结合后，逐渐向实用化、小型化方向发展。 本课题通过对现有各种语音特征参数与孤立词语音识别模型进行研究的基础上，重点探索基于动态时间规整算法的DTW模型在孤立词语音识别领域的应用，并结合基于FPGA的SOPC系统，在嵌入式平台上实现具有较好精度与速度的孤立词语音识别系统。 本系统整体设计基于DE2开发平台,采用基于Nios II的SOPC技术。采用这种解决方案的优点是实现了片上系统，减少了系统的物理体积和总体功耗；同时系统控制核心都在FPGA内部实现，可以极为方便地更新和升级系统，大大地提高了系统的通用性和可维护性。 此外，由于本系统需要大量的高速数据运算，在设计中作者充分利用了Cyclone II芯片的丰富的硬件乘法器，实现了语音信号的端点检测模块，FFT快速傅立叶变换模块，DCT离散余弦变换模块等硬件设计模块。为了提高系统的整体性能，作者充分利用了FPGA的高速并行的优势，以及配套开发环境中的Avalon总线自定义硬件外设，使系统处理数字信号的能力大大提高，其性能优于传统的微控制器和普通DSP芯片。 本论文主要包含了以下几个方面： （1）结合ALTERA CYCLONE II芯片的特点，确定了基于FPGA语音识别系统的总体设计，在此基础上进行了系统的软硬件的选择和设计。 （2）自主设计了纯硬件描述语言的驱动电路设计，完成了高速语音采集的工作，并且对存储数据芯片SRAM中的原始语音数据进行提取导入MATLAB平台测试数据的正确性。整个程序测试的方式对系统的模块测试起到重要的作用。 （3）完成高速定点256点的FFT模块的设计，此模块是系统成败的关键，实现高速实时的运算。 （4）结合SOPC的特性，设计了人机友好接口，如LCD显示屏的提示反馈信息等等，以及利用ALTERA提供的一些驱动接口设计完成用户定制的系统。 （5）进行了整体系统测试，系统可以较稳定地实现实时处理的目的，具有一定的市场潜在价值。
上传时间： 2013-05-23
上传用户：ABCD_ABCD
近年来，以FPGA为代表的数字系统现场集成技术取得了快速的发展，FPGA不但解决了信号处理系统小型化、低功耗、高可靠性等问题，而且基于大规模FPGA单片系统的片上可编程系统(SOPC)的灵活设计方式使其越来越多的取代ASIC的市场。传统的通用信号处理系统使用DSP作为处理核心，系统的可重构型不强，FPGA解决了这一问题，并且现有的FPGA中，多数已集成DSP模块，结合FPGA较强的信号并行处理特性使其与DSP信号处理能力差距很小。因此，FPGA作为处理核心的通用信号处理系统具有很强的可实施性。 @@ 基于上述要求，作者设计和完成了一个基于多FPGA的通用实时信号处理系统。该系统采用4片XC3SD1800A作为处理核心，使用DDR2 SDRAM高速存储实时数据。作者通过全面的分析，设计了核心板、底板和应用板分离系统架构。该平台能够根据实际需求进行灵活的搭配，核心板之间的数据传输采用了LVDS(低电压差分信号)技术，从而使得数据能够稳定的以非常高的速率进行传输。 @@ 本系统属于高速数字电路的设计范畴，因此必须重视信号完整性的设计与分析问题，作者根据高速电路的设计惯例和软件辅助设计的方法，在分析和论证了阻抗控制、PCB堆叠、PCB布局布线等约束的基础上，顺利地完成了PCB绘制与调试工作。 @@ 作为系统设计的重要环节，作者还在文中研究了在系统设计过程中出现的电源完整性问题，并给出了解决办法。 @@ LVDS高速数据通道接口和DDR2存储器接口设计决定本系统的使用性能，本文基于所选的FPGA芯片进行了详细的阐述和验证。并结合系统的核心板和底板，完成了应用板，视频图像采集、USB、音频、LCD和LED矩阵模块显示等接口的设计工作，对其中的部分接口进行了逻辑验证。 @@ 经过测试，该通用的信号处理平台具有实时性好、通用性强、可扩展和可重构等特点，能够满足当前一些信号处理系统对高速、实时处理的要求，可以广泛应用于实时信号处理领域。通过本平台的研究和开发工作，为进一步研究和设计通用、实时信号处理系统打下了坚实的基础。 @@关键词：通用实时信号处理；FPGA；信号完整性；DDR2；LVDS
上传时间： 2013-05-27
上传用户：qiaoyue
