存储器芯片

无线识别装置

　　本装置采用凌阳61单片机作为主控器，配合常用编码解码芯片PT2262/2272实现阅读器对应答器的识别，编码数据的收发控制，以及信息的存储读写功能。使用ASK调制方式的收发模块很好的实现了应答器和阅读器之间的数据传输和能量交换。应答器采用干电池供电时，具有较高的正确率，较短的识别时间和较大的耦合线圈间距。在间距D等于线圈半径R (6.8cm)时，正确率达95%，识别时间小于3秒。当应答器采用耦合线圈获得能量时，正确率不低于86%，响应时间大约3.686秒，间距在9.2cm时还能够很好的工作。并能够完成对应答器存储芯片的读写功能。另外可以显示存储器内的信息，接收信息可以语音提示。

标签： 无线识别装置

上传时间： 2013-12-10

上传用户：xiaodu1124
射频电路与芯片设计要点_李缉熙

重点讨论芯片级和PCB级射频电路设计和测试中经常遇到的阻抗匹配、接地、单端到差分转换、容差分析、噪声与增益和灵敏度、非线性和杂散波等关键问题。

标签： 射频电路芯片设计

上传时间： 2013-10-30

上传用户：924484786
基于机器视觉的芯片成型分离视觉检测系统的研究

摘要:芯片引脚是否合格,是成型分离制程检测的关键.针对这一问题,应用机器视觉和机器自动化技术,研制出实现成型分离制程芯片检测自动化的检测系统.实验测试表明,该设备具有较高的检测精度和检测速度,能够满足生产需要.关键词:成型分离'机器视觉'自动化检测

标签： 机器视觉分离芯片

上传时间： 2013-10-09

上传用户：完玛才让
74HC595串入并出芯片应用

单片机C语言程序设计实训-基于8051+Proteus仿真：74HC595串入并出芯片应用。代码齐全，可以举一反三！

标签： Proteus 8051 595 74

上传时间： 2014-03-23

上传用户：ukuk
6.2.3 ALTERA芯片配置电路设计

6.2.3 ALTERA芯片配置电路设计。

标签： ALTERA 芯片配置电路

上传时间： 2013-10-31

上传用户：cainaifa
Xilinx UltraScale：为您未来架构而打造的新一代架构

　　Xilinx UltraScale™ 架构针对要求最严苛的应用，提供了前所未有的ASIC级的系统级集成和容量。　　UltraScale架构是业界首次在All Programmable架构中应用最先进的ASIC架构优化。该架构能从20nm平面FET结构扩展至16nm鳍式FET晶体管技术甚至更高的技术，同时还能从单芯片扩展到3D IC。借助Xilinx Vivado®设计套件的分析型协同优化，UltraScale架构可以提供海量数据的路由功能，同时还能智能地解决先进工艺节点上的头号系统性能瓶颈。这种协同设计可以在不降低性能的前提下达到实现超过90%的利用率。　　UltraScale架构的突破包括：　　• 几乎可以在晶片的任何位置战略性地布置类似于ASIC的系统时钟，从而将时钟歪斜降低达50% 　　• 系统架构中有大量并行总线，无需再使用会造成时延的流水线，从而可提高系统速度和容量　　• 甚至在要求资源利用率达到90%及以上的系统中，也能消除潜在的时序收敛问题和互连瓶颈　　• 可凭借3D IC集成能力构建更大型器件，并在工艺技术方面领先当前行业标准整整一代　　• 能在更低的系统功耗预算范围内显著提高系统性能，包括多Gb串行收发器、I/O以及存储器带宽　　• 显著增强DSP与包处理性能　　赛灵思UltraScale架构为超大容量解决方案设计人员开启了一个全新的领域。

标签： UltraScale Xilinx 架构

上传时间： 2013-12-23

上传用户：小儒尼尼奥
利用Xilinx FPGA和存储器接口生成器简化存储器接口

FPGA 设计人员在满足关键时序余量的同时力争实现更高性能，在这种情况下，存储器接口的设计是一个一向构成艰难而耗时的挑战。Xilinx FPGA 提供 I/O 模块和逻辑资源，从而使接口设计变得更简单、更可

标签： Xilinx FPGA 存储器接口生成器

上传时间： 2013-11-06

上传用户：372825274
Xilinx FPGA集成电路的动态老化试验

　　3 FPGA设计流程　　完整的FPGA 设计流程包括逻辑电路设计输入、功能仿真、综合及时序分析、实现、加载配置、调试。FPGA 配置就是将特定的应用程序设计按FPGA设计流程转化为数据位流加载到FPGA 的内部存储器中，实现特定逻辑功能的过程。由于FPGA 电路的内部存储器都是基于RAM 工艺的，所以当FPGA电路电源掉电后，内部存储器中已加载的位流数据将随之丢失。所以，通常将设计完成的FPGA 位流数据存于外部存储器中，每次上电自动进行FPGA电路配置加载。　　4 FPGA配置原理　　以Xilinx公司的Qpro Virtex Hi-Rel系列XQV100电路为例，FPGA的配置模式有四种方案可选择：MasterSerial Mode，Slave Serial Mode，Master selectMAPMode，Slave selectMAP Mode。配置是通过芯片上的一组专/ 复用引脚信号完成的，主要配置功能信号如下：　　(1)M0、M1、M2：下载配置模式选择; 　　(2)CLK：配置时钟信号; 　　(3)DONE：显示配置状态、控制器件启动;

标签： Xilinx FPGA 集成电路动态老化

上传时间： 2013-11-18

上传用户：oojj
基于FPGA的DDR2 SDRAM存储器用户接口设计

使用功能强大的FPGA来实现一种DDR2 SDRAM存储器的用户接口。该用户接口是基于XILINX公司出产的DDR2 SDRAM的存储控制器，由于该公司出产的这种存储控制器具有很高的效率，使用也很广泛，可知本设计具有很大的使用前景。本设计通过采用多路高速率数据读写操作仿真验证，可知其完全可以满足时序要求，由综合结果可知其使用逻辑资源很少，运行速率很高，基本可以满足所有设计需要。

标签： SDRAM FPGA DDR2 存储器

上传时间： 2013-10-14

上传用户：zxh122
FPGA-CPLD芯片设置方法

FPGA-CPLD芯片设置方法

标签： FPGA-CPLD 芯片设置

上传时间： 2015-01-01

上传用户：luopoguixiong