虫虫首页| 资源下载| 资源专辑| 精品软件
登录| 注册

字符<b>显示器</b>

  • 基于ARM的嵌入式视频服务器设计与实现

    视频监控系统是一种先进的、防范能力强的综合系统。它通过遥控摄像机及其辅助设备(镜头、云台等)直接观看被监控场所的一切情况,同时可以把监控场所的图像内容传送到监控中心,进行实时远程监控。随着计算机、网络以及图像处理、传输技术的迅猛发展,视频监控技术也得到飞速发展,视频监控进入了全数字化的网络时代,传统的模拟视频监控系统和基于PC机的数字视频监控系统已不能满足现代社会发展的需要,基于嵌入式技术的网络视频监控系统成为视频监控系统发展的新趋势,具有广阔的应用前景和实用价值。 本文在总结分析前人研究成果的基础上,深入系统地研究了基于ARM和Linux的嵌入式系统开发技术,给出了基于ARM的嵌入式视频服务器的总体设计方案和功能规划,包括硬件结构和软件结构,基于B/S(Browser/Server)服务机制的客户端软件设计大大降低了客户端的软硬件要求。然后,介绍了嵌入式Linux交叉编译环境的搭建和嵌入式软件的开发过程,通过BootLoader的配置烧写和Linux内核的移植编译,搭建了嵌入式视频服务器运行开发的软件平台。最后详细分析了嵌入式视频服务器软件部分各个功能模块的设计思路及其关键代码实现,用Liflux vide04linux APIs实现了视频图像的采集,视频数据网络传输采用了基于UDP协议的IP组播方式,而视频图像显示模块则采用了自行设计实现的基于IPicture COM接口的ActiveX控件,便于维护、更新和升级。 本文设计的基于ARM的嵌入式视频服务器安装设置方便,远程客户端用户通过IE浏览器可直接访问服务器,实时视频图像传输流畅,无明显抖动,具有良好的稳定性、较高的性价比和一定的实用价值。

    标签: ARM 嵌入式视频 服务器

    上传时间: 2013-05-19

    上传用户:彭玖华

  • 液晶显示器维修入门到精通.pdf

    近几年,由于液晶屏的关键技术不断取得突破和价格的不断下滑,液晶显示器目前已经完全 取代了CRT显示器在PC应用领域的霸主地位,成为各大品牌机以及兼容机首选的标配产品。 液晶显示器产品的迅速普及,对于我们这些做技术服务的维修人员来说,就意味着一个新的 学习任务摆在了我们的面前。

    标签: 液晶 显示器维修

    上传时间: 2013-04-24

    上传用户:gyq

  • 基于ARM和Nucleus Plus的打印机设计与实现

    随着国有银行向商业银行的转变,银行的设备采购标准会越来越高,与此同时,银行柜台业务量的增加,使得老一代的银行专用打印机无论在速度上还是在使用的方便性上都显得力不从心,为了占领市场,公司有必要开发新型的、使用更加方便的打印机。 老一代打印机在打印存折时,柜台工作人员要把存折放准位置,要不然打印会偏离预定位置,在打印信函时,有的冷僻字无法打印出来,软件无法下载升级。为了加快柜台处理速度,减小柜台工作人员的工作量,需要开发能自动纠偏定位,字符完善的打印机。 本文在分析需求的基础上,比较当前流行的处理器,选用Atmel公司的ARM芯片AT91M42800A作为处理核心,使用Xilin公司的20万门的FPGA XC2S200做硬件逻辑控制,通过光电传感器和相关的控制电路来实现自动纠偏定位。在嵌入式操作系统上选用Nucleus Plus,约95%的Nucleus Plus代码用C语言编写,因此它能很方便移植,同时它还提供全部源代码,这样便于开发。另外,它还只要一次性付费,这使得它有很好的成本优势。 文中详细说明了本系统的硬件、固件的实现。在硬件上阐述了一些单元电路,包括存储器电路,接口电路,传感器电路等的设计思路和实现方法。通过光电传感电路,步进电机控制和软件结合,形成闭环控制,从而实现了快速自动纠偏定位;通过大屏幕的LCD显示实现了操作界面的简单化;采用大容量的存储器以及大字库解决了冷僻字无法打印的问题;固件部分详细阐述了系统上电启动过程,包括Bootstrap模块和loader模块,Bootstrap模块主要功能是重定位存储器,初始化基本硬件以及Loader模块的自动在线下载升级。Loader模块的主要功能是下载FPGA的配置代码,初始化键盘和显示器,然后调用Nucleus Plus初始化代码,从而建立和调用任务。 本文通过总结测试结果,与老一代打印机相比,新打印机在智能化上实现了自动纠偏定位,使得打印机操作人员不需要准确放置存折,就能正确打印,提高了工作效率;在打印速度上比原系统提高30%,还可方便地实现软件升级。 当然,新的打印机在存折偏移很大时,要耗费长时间才能把存折推到正确位置。这要在纠偏算法上做进一步的改进。

    标签: Nucleus Plus ARM 打印机

    上传时间: 2013-04-24

    上传用户:feichengweoayauya

  • 8255中文资料, 数据手册

    8255内部包括三个并行数据输入/输出端口,两个工作方式控制电路,一个读/写控制逻辑电路和8位总线缓冲器。各部分功能概括如下: (1)端口A、B、CA口:是一个8位数据输

    标签: 8255 数据手册

    上传时间: 2013-05-21

    上传用户:隐界最新

  • 液晶显示器维修配板从入门到精通

    液晶显示器维修配板从入门到精通 液晶显示器维修配板从入门到精通

    标签: 液晶 显示器维修

    上传时间: 2013-04-24

    上传用户:pwcsoft

  • 基于VC++和Direct3D的雷达PPI显示器仿真

    雷达显控终端作为对雷达数据的直观表述,是各种雷达系统中的重要组成部分。该文对Direct3D 和雷达显示器进行介绍,并在此基础上,提出一种新的基于VC++和Direct3D 的雷达P 型显示器仿真模型

    标签: Direct3D PPI VC 雷达

    上传时间: 2013-06-19

    上传用户:

  • 基于ARM的RFID读卡器设计

    射频识别技术(RFID)是一种通过电磁耦合方式工作的无线识别系统,具有保密性强、无接触式信息传递等特点,目前广泛应用于物流、公共交通、门禁控制等与人们生活密切相关的方方面面。 本论文的目的是开发出一款读卡终端设备,支持IS014443标准中规定的TypeA、Type B两种类型的卡,具有高级扩展功能,也可以在硬件基础上进行增减,以适应不同场合的需要。 读卡器设计中采用嵌入式芯片为处理核心,读卡功能采用射频读卡芯片实现。读卡器终端具有网络接口、USB接口和触摸屏接口。软件上采用移植嵌入式系统并添加任务的模式实现读卡器的各功能。通过对软硬件的调试实现了RYID读卡器原理样机的硬件与软件平台构律。

    标签: RFID ARM 读卡器

    上传时间: 2013-06-12

    上传用户:450976175

  • HDTV码流发生器内置信源解码板和基于FPGA的显示器测试信号发生器的研究

    该论文的工作主要分为两部分,第一部分是介绍与数字高清晰度电视(HDTV)码流发生器配套的信源解码板的设计与实现.信源解码板是整个码流发生器的重要组成部分,该论文在介绍相关标准MPEG-2和AC-3以及整个码流发生器功能的基础上提出了用ST公司的芯片组实现HDTV信源解码板的设计方案.论文详细分析了各个功能模块的具体设计方法以及实现时应注意的问题.目前该课题已经成功结题,各项技术指标完全符合合作单位的要求.该论文的第二部分主要是进行基于FPGA的显示器测试信号发生器的研究与开发.在对测试信号发生器所需产生的13种测试图案和所要适应的18种显示格式的介绍之后,该论文提出了以FLEX10K50为核心控制芯片的显示器测试信号发生器的设计方案.该论文详细讨论了FPGA设计中各个功能模块的划分和设计实现方法,并介绍了对FLEX10K50进行配置的方法.

    标签: HDTV FPGA 码流 发生器

    上传时间: 2013-04-24

    上传用户:yoleeson

  • 基于FPGA的彩色等离子体显示器信号处理与控制电路设计

    彩色等离子体显示器是利用惰性气体放电发光进行显示的平板显示器,它具有厚度薄、重量轻、大平面、大视角、响应快、无电磁辐射等优点。由于我国PDP产业起步较晚,所以研制具有我国自主知识产权的PDP整体驱动电路,抢占彩电市场具有深远的意义。本文介绍了等离子体显示器的工作原理和基于ALTERA公司的现场可编程门阵列(FPGA)的电路设计方法,通过研究PDP的工作原理、显示屏的结构和AC型PDP所采用的寻址和显示分离(ADS)型子场技术,提出了一种基于FPGA的信号处理与控制电路设计方案。最后还对等离子体显示器在改进显示屏物理工艺结构、驱动电路技术以及市场走向方面,进行了初步探讨。

    标签: FPGA 彩色 信号处理 等离子体

    上传时间: 2013-05-20

    上传用户:zhengxueliang

  • 基于FPGA的多路E1反向复用传输芯片的设计与实现

    随着电信数据传输对速率和带宽的要求变得越来越迫切,原有建成的网络是基于话音传输业务的网络,已不能适应当前的需求.而建设新的宽带网络需要相当大的投资且建设工期长,无法满足特定客户对高速数据传输的近期需求.反向复用技术是把一个单一的高速数据流在发送端拆散并放在两个或者多个低速数据链路上进行传输,在接收端再还原为高速数据流.该文提出一种基于FPGA的多路E1反向复用传输芯片的设计方案,使用四个E1构成高速数据的透明传输通道,支持E1线路间最大相对延迟64ms,通过链路容量调整机制,可以动态添加或删除某条E1链路,实现灵活、高效的利用现有网络实现视频、数据等高速数据的传输,能够节省带宽资源,降低成本,满足客户的需求.系统分为发送和接收两部分.发送电路实现四路E1的成帧操作,数据拆分采用线路循环与帧间插相结合的方法,A路插满一帧(30时隙)后,转入B路E1间插数据,依此类推,循环间插所有的数据.接收电路进行HDB3解码,帧同步定位(子帧同步和复帧同步),线路延迟判断,FIFO和SDRAM实现多路数据的对齐,最后按照约定的高速数据流的帧格式输出数据.整个数字电路采用Verilog硬件描述语言设计,通过前仿真和后仿真的验证.以30万门的FPGA器件作为硬件实现,经过综合和布线,特别是写约束和增量布线手动调整电路的布局,降低关键路径延时,最终满足设计要求.

    标签: FPGA 多路 传输 片的设计

    上传时间: 2013-07-16

    上传用户:asdkin