在VC++中实现成功的雅可比迭代法，有每次迭代的结果。
上传时间： 2014-01-20
上传用户：FreeSky
收集整理了几个在Linux内核重编译中最常见的故障及其解决方法，如果您在编译内核过程中遇到了类似的故障，那么本文将会对您有所帮助。
上传时间： 2013-12-08
上传用户：王者A
图论课程设计：在无向完全图中寻找边不重复的汉密尔顿回路
上传时间： 2013-12-17
上传用户：498732662
在中小型电力行业系统中，曲线的要求比较严格，虽然网络上面各种曲线控件非常多，但是很多只能提供一段时间的曲线显示或者历史若干个点的显示。比如在一个普通的小型水电站系统中我们会牵涉到许多的点（可能甚至达到400到500多个），一般的电站运行人员或者管理者希望能够对这类点的历史运行状况进行还原（即能够将历史运行的各个点状况进行还原），曲线就是非常重要的一个环节了，考虑到各种因素，由于很多控件虽然外表包装漂亮，但是功能觉得不能这么完善，所以我自己写了一个显示控件，现进行简要的介绍，希望对这个方面寻求帮助的人有帮助！
标签： 电力行业
上传时间： 2013-12-15
上传用户：Amygdala
在电子产品的开发中，我们除开要考虑产品的实际用途与功能外，还需要在完成主要功能的设计后进行部分保护电路，抗干扰电路的设计，此书介绍了一些ＡＶＲ单片机器的抗干扰方法
标签： 电子产品
上传时间： 2015-04-27
上传用户：362279997
在WINDOWS CE.NET 系统中读RDP连接的用户名的密码.
上传时间： 2014-11-30
上传用户：asdfasdfd
在出现的提示信息中输入大写字母“D”,可 显示系统当前日期；输入大写字母“T”,可显示系统当前时间；输入大写字母 “Q”，可结束程序。
上传时间： 2013-12-04
上传用户：as275944189
用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。
上传时间： 2015-05-02
上传用户：zukfu
指令译码电路的设计。 主要用在数字电路的设计中。 所用语言为Verilog HDL.
上传时间： 2015-05-02
上传用户：h886166
自己的小作,能简化繁琐的通讯帧格式的检测工作,在常量数组 PROTOCOL_ARRAY 中定义一个或多个通讯帧格式,能同时将多个有效帧检测出来,采样队列的方式,高效.
标签： PROTOCOL_ARRAY 通讯 帧格式 检测
上传时间： 2013-12-20
上传用户：BIBI
