Tickless Idle Mode（FreeRTOS下的实现）一前言目前，越来越多的嵌入式产品在开发中使用RTOS作为软件平台，同时，开发中对低功耗的要求也越来越高，这篇文档会讨论一下如何在RTOS中处理微控制器的低功耗特性。应用中使用的RTOS一般采用基于时间片轮转的抢占式任务调度机制，一般的低功耗设计思路如下：1，当ldle任务运行时，进入低功耗模式：2，在适当的条件下，通过中断或者外部事件唤醒MCU.但是，从第二点可以看出，每次当OS系统定时器产生中断时，也会将MCU从低功耗模式中唤醒，而频繁的进入低功耗模式/从低功耗模式中唤醒会使得MCU无法进入深度睡眠，对低功耗设计而言也是不合理的。在FreeRTOS中给出了一种低功耗设计模式-Tickless Idle Mode，这个方法可以让MCU更长时间的处于低功耗模式。
上传时间： 2022-06-22
上传用户：qingfengchizhu
本书针对目前嵌入式开发人员的广泛需求，将UML的应用与嵌入式相结合进行深入剖析。着重于传授作者多年的实战经验，教会读者运用最流行的UML技术，并通过多个翔实的开发案例来帮助读者做好嵌入式系统的设计工作。可作为高等院校UML课程的教材，对初中级嵌入式/实时系统程序员以及准备学习嵌入式系统设计与建模的读者具有较高的参考价值。中国风味的HeadFirstUML！本书特色本书针对目前嵌入式开发人员的广泛需求，将UML的应用与嵌入式相结合进行深入剖析。着重于传授作者多年的实战经验，教会读者运用最流行的UML技术，并通过多个翔实的开发案例来帮助读者做好嵌入式系统的设计工作。本书可作为高等院校UML课程的教材，对初中级嵌入式/实时系统程序员以及准备学习嵌入式系统设计与建模的读者具有较高的参考价值。UML是当今最流行的标准建模语言，它与嵌入式系统设计愈来愈密切。本书深入浅出地介绍了两者之间的密切关系，并通过精彩的实例讲解，让读者迅速掌握UML建模技能，并能迅速进入当今科技行业最热门的领域。本书共分7章，第1章先介绍了嵌入式系统建模的特点及其效益，然后介绍如何将UML迅速而有效地应用于嵌入式建模上；第2章是建立系统模型的基础技术；第3~6章详细介绍了建模的高级技术，并以详尽的实例解说来提升读者建模的技能及其应用能力；第7章以翔实的案例深入讲解如何将专家的设计模式应用于各式各样的嵌入式和实时系统开发上。
上传时间： 2022-07-04
上传用户：canderile
Altium Designer Summer 09的发布延续了连续不断的新特性和新技术的应用过程。这必将帮助用户更轻松地创建下一代电子设计。同时，我们将令Altium Designer更符合电子设计师的要求。Altium的一体化设计结构将硬件、软件和可编程硬件集合在一个单一的环境中，这将令用户自由地探索新的设计构想。在整个设计构成中，每个人都使用同一个设计界面。 Summer 09版本解决了大量历史遗留的工具问题。其中就包括了增加更多的机械层设置、增强的原理图网络类定义。新版本中更关注于改进测试点的分配和管理、精简嵌入式软件开发、软设计中智能化调试和流畅的License管理等功能。我们为这个版本发布的新特性和新功能的作用感到高兴，我们非常相信这些新的特性和技术也将令您激动不已!电路板设计增强了图形化DRC违规显示Summer 09版本改进了在线实时及批量DRC检测中显示的传统违规的图形化信息，其含盖了主要的设计规则。 利用与一个可定义的指示违规信息的掩盖图形的合成，用户现在已经可以更灵活的解决出现在设计中的DRC错误。用户自定制PCB布线网络颜色Summer09版本允许用户在PCB文件中自定义布线网络显示的颜色。现在，用户完全可以使用一种指定的颜色替代常用当前板层颜色作为布线网络显示的颜色。并将该特性延伸到图形迭层模式，进一步增强了PCB的可视化特性。PCB板机械层设定增加到32层Altium Designer Summer 09版本为板级设计新增了16个机械层定义，使总的机械层定义达到32层。提升了PCB向Specctra导出数据的兼容性3D单层显示模式改进了测试点管理系统改进了DirectX图形重建速度在Altium Designer Summer09的PCB应用中增强了DirectX图形引擎的功能，直接关系到图形重建的速度。由于图形重构是不常用到的，如果不是非常必要，将不再执行重构的操作；同时也优化了DirectX数据填充特性。经过测试，Summer09将在原版本的基础上提升20%的图形处理性能。前端设计按区域定义原理图网络类功能Altium Designer现在可以允许用户使用网络类标签功能在原理图设计中将所涵盖的每条信号线纳入到自定义网络类之中。当从原理图创建PCB时，就可以将自定义的网络类引入到PCB规则。使用这种方式定义网络的分配，将不再需要担心耗费时间、原理图中网络定义的混乱等问题。Summer09版本将提供更加流畅、高效和整齐的网络类定义的新模式。装配变量和板级元件标号的图形编辑功能Altium Designer Summer 09版本提供了装配变量和板级元件标号的图形编辑功能。在编译后的原理图源文件中就可以了解装配变量和修改板级元件标号，这个新的特性将令你从设计的源头就可以快速、高效的完成设计的变更；对于装配变量和板级元件标号变更操作，更重要的是这将提供一种更快速、更直观的变通方法。软设计支持C++高级语法格式的软件开发由于软件开发技术的进步，使用更高级、更抽象的软件开发语言和工具已经成为必然。从机器语言到汇编语言，再到过程化语言和面向对象的语言。Altium Designer Summer09版本现在可以支持C++软件开发语言（一种更高级的语言），包括软件的编译和调试功能。基于Wishbone协议的探针仪器Altium Designer Summer 09新增了一款基于Wishbone协议的探针仪器（WB_PROBE）。该仪器是一个Wishbone主端元件，因此允许用户利用探针仪器与Wishbone总线相连去探测兼容Wishbone协议的从设备。通过实时运行的调试面板，用户就可以观察和修改外设的内部寄存器内容、存储器件的内存数据区，省却了调用处理器仪器或底层调试器。对于无处理器的系统调试尤为重要。为FPGA仪器编写脚本Altium Designer已经为用户提供了一种可定制虚拟仪器的功能，在新的版本中您还将看到Altium新增了一种在FPGA内利用脚本编程实现可定制虚拟仪器的功能。该功能将为用户提供一种更直观、界面更友好的脚本应用模式增强的存储单元管理器支持多软件平台知识库新的FPGA外设内核元件新的FPGA可配置通用元件虚拟存储仪器在Altium Designer Summer 09版本中，用户将看到一种全新的虚拟存储仪器（MEMORY_INSTRUMENT）。 就在虚拟仪器内部，其就可提供一个可配置存储单元区。利用这个功能可以实现从其它逻辑器件、相连的PC和虚拟仪器面板中观察和修改存储区数据。系统级设计按需模式的License管理系统（On-Demand ）Altium Designer Summer 09版本中增加了基于WEB协议和按需License的模式。利用客户账号访问Altium客户服务器，无须变更License文件或重新激活License，基于WEB协议的按需License管理器就可以允许一个License被用于任一一台计算机。就好比一个全球化浮动License，而无需建立用户自己的License服务器。可浏览的License管理和报表全新的主页Altium Labs私有的License服务模式在外部Web页面内打开网络链接增强了供应商数据Altium Designer Summer 09版本中新增了两个元器件供应商信息的实时数据连接，这两个供应商分别为 Newark 和 Farnell 。通过供应商数据查找面板内的供应商条目，用户现在可以向目标元件库（SchLib, DbLib, SVNDbLib）或原理图内的元器件中导入元器件的参数、数据手册链接信息、元器件价格和库存信息等。另外，用户还可以在目标库内从供应商条目中直接创建一个新的元器件。
上传时间： 2022-07-22
上传用户：canderile
VIP专区-嵌入式/单片机编程源码精选合集系列（104）资源包含以下内容：1. mips命令集详解.2. 数码相框原理图,ZXDP-010 (8302+720).3. CBM2090单片8BIT 16BIT共板原理图.4. 红外线遥控是目前使用最广泛的一种通信和遥控手段。由于红外线遥控装置具有体积小、功耗低、功能强、成本低等特点.5. 时间触发嵌入式系统设计模式 使用8051系列微控制器开发可靠应用.6. 关于555时基电路原理以及应用的介绍说明.7. 一个关于s3c2410_LCD_640*480的驱动程序.8. ipod——touch攻略.9. SDMMC 源码 SD、MMC卡的读写程序.10. 嵌入式试验开发平台简介.11. Mobile phone MMI design reference..12. 我写的stv2248 芯片的驱动程序.13. 应用于S60平台的示例程序.14. YAFFS (Yet Another Flash File System) is now in its second generation and provides a fast robust fil.15. 关于h264的演示 内容不错 希望大家喜欢..16. Michael Barr是Netrino公司的总裁兼创始人.17. 2006年软考的嵌入式系统设计师考试题及答案.18. S3C2440开发板原理图以及成品图片.是硬件开发工程师的好参考资料.19. 一个可以实现嵌入式视频监控系统的服务器软件。.20. 一个可以实现嵌入式视频监控系统的最新版客户端软件。.21. 东软嵌入式高级C培训(2007)).22. 最新的uffs,目前是1.1.2版本.23. NokiaSeries40Book1,介绍了40平台的手机开发.24. 数控编程开发事例,对数控机床的直线和圆户进行插补,.25. 用STR710控制串口及CC1100进行无线通信.26. 非常不错的单片机开发板原理图.27. s3c44b0bootloader分析.28. 以 DSpic30f4011为 SPI SLAVE的范例程式.29. 汉字与字符显示函数。对于任一主函数.30. 最详细最专业的MODBus协议介绍。 给MODBus总线开发的朋友们一些参考！.31. 本文较为详细的介绍了双CPU的C51系统设计中.32. c51的时钟芯片读写函数.33. 本书介绍了PCI局部总线的基本概念,功能,操作规则和使用方法.34. Intel公司的闪存转换层(Flash Translaion Layer)规范指导文件.35. h.261 player with running h.261,p24,h26 file.36. I2C接口协议.37. First of all we would like to thank God Almighty for giving us the strength and confidence in pursi.38. 2008年最新出版Silverlight及Blend学习电子书教程合集.39. 利用VB與VC程式整合開發實現影像物體分類辨識的PLC輸送帶系統.40. 凌阳公司机sunplus1002在这个芯片下.
标签： 光电子
上传时间： 2013-06-25
上传用户：eeworm
十多年来，随着信息技术、电子技术和通讯技术的发展，嵌入式系统已经获得了空前的应用和发展。随着嵌入式应用系统功能复杂度的提高、对软件产品的非功能约束的特别关注以及由于市场的激烈竞争导致嵌入式软件推出周期的缩短，都使得嵌入式软件开发人员面临着严峻的危机和挑战。传统的结构化开发方法已经显得力不从心，于是嵌入式软件开发人员在软件开发中引入了目前较为流行的“面向对象方法(OO)”，．但是目前对该方法的应用还只是停留在传统的以编程为中心的嵌入式软件开发方法上，不能很好地保证软件复用和代码的重用，因此难以满足市场对嵌入式软件开发效率和开发质量的要求。 本课题的研究内容是应用面向对象方法的框架技术，对嵌入式系统领域的专有结构组件进行封装，创新性地提出了面向嵌入式系统领域的通用实时框架ARTIC(Abstract real-time contrO1)。ARTIC框架除了具有框架的共有优点一最大限度实现软件重用外，最突出的是具备以下两个特点： 1、功能和非功能的分离 在应用面向对象的技术时，传统的嵌入式软件开发方法关注的重点是软件结构和功能分解，、忽略了嵌入式环境下特殊的非功能性要求。为了在实现系统功能需求的同时，保证软件系统的非功能性需求的实现，ARTIC框架引入了面向方面的思想，、把系统的非功能性需求从功能模块中分离出来，为它们单独设计组件。开发人员在应用该框架进行嵌入式软件设计时，只需要关注功能需求的实现，对于实时性、调度等非功能需求的实现可以通过调用ARTIC提供的时间管理模型和任务调度模型直接实现。 2、基于状态机的主动对象设计模式 根据嵌入式系统通常由多个控制线程组成的特点，应用基于状态机的主动对象设计模式，把嵌入式软件系统构建成多个主动对象的缉合。相对于传统的面向对象方法，本文提出的主动对象的最大特点在于：它提供对事件队列、控制线程和表示主动对象动态行为状态机等的封装，并且该模式可以直接支持嵌入式系统的并行性。 ARTIC框架的应用能够帮助嵌入式软件的开发人员快速地开发出高质量的嵌入式软件，除此之外，因为它包含了一个微小的实时操作系统(RTOS) 报包装，在某些场合可以作为一个简易的RTOS使用。为了验证ARTIC的性能，本文将该框架应用于硬币搬送实时控制系统的开发设计，从该系统的应用中充分体现了ARTIC框架的优点。
上传时间： 2013-06-21
上传用户：cxl274287265
随着信息时代的到来，用户对数据保护和传输可靠性的要求也在不断提高。由于信道衰落，信号经信道传输后，到达接收端不可避免地会受到干扰而出现信号失真。因此需要采用差错控制技术来检测和纠正由信道失真引起的信息传输错误。RS（Reed—Solomon）码是差错控制领域中一类重要的线性分组码，由于它编解码结构相对固定，性能强，不但可以纠正随机差错，而且对突发错误的纠错能力也很强，被广泛应用在数字通信、数据存储系统中，以满足对数据传输通道可靠性的要求。因此设计一款高性能的RS编解码器不但具有很大的应用意义，而且具有相当大的经济价值。 本文首先介绍了线形分组码及其子码循环码、BCH码的基础理论知识，重点介绍了BCH码的重要分支RS码的常用编解码算法。由于其算法在有限域上进行，接着介绍了有限域的有关理论。基于RS码传统的单倍结构，本文提出了一种八倍并行编码及九倍并行解码方案，并用Verilog HDL语言实现。其中编码器基于传统的线性反馈移位寄存器除法电路并进行八倍并行扩展，译码器关键方程求解模块基于修正的欧几里德算法设计了一种便于硬件实现的脉动关键方程求解结构，其他模块均采用九倍并行实现。由于进行了超前运算、流水线及并行处理，使编解码的数据吞吐量大为提高，同时延时更小。 本论文设计了C++仿真平台，并与HDL代码结果进行了对比验证。Verilog HDL代码经过modelsim仿真验证，并在ALTERA STRATIX3 EP3SL15OF1152C2 FPGA上进行综合验证以及静态时序分析，综合软件为QUATURSⅡ V8．0。验证及测试表明，本设计在满足编解码基本功能的基础上，能够实现数据的高吞吐量和低延时传输，达到性能指标要求。本论文在基于FPGA的RS（255，223）编解码器的高速并行实现方面的研究成果，具有通用性、可移植性，有一定的理论及经济价值。
上传时间： 2013-04-24
上传用户：思琦琦
直接数字频率合成(DDS)是七十年代初提出的一种新的频率合成技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速的发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提供了一种全新的设计模式。本论文结合这两项技术，并利用单片机控制灵活的特点，开发了一种双通道波形发生器。在实现过程中，选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用ATMAL的AT89C51单片机作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。 本文首先介绍了波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EP1C6Q240C8完成DDS模块的设计过程，这是设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。并且通过系列实验，详细地分析了该波形发生器的功能、性能、实现和实验结果。最后，结合在设计中的一些心得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA实现基于DDS架构的双路波形发生器是可行的。
上传时间： 2013-06-09
上传用户：wxhwjf
直接数字频率合成(DDS)是七十年代初提出的一种新的频率合成技术，其数字结构满足了现代电子系统的许多要求，因而得到了迅速的发展。现场可编程门阵列器件(FPGA)的出现，改变了现代电子数字系统的设计方法，提供了一种全新的设计模式。本论文结合这两项技术，并利用单片机控制灵活的特点，开发了一种双通道波形发生器。在实现过程中，选用了Altera公司的EP1C6Q240C8芯片作为产生波形数据的主芯片，充分利用了该芯片的超大集成性和快速性。在控制芯片上选用ATMAL的AT89C51单片机作为控制芯片。本设计中，FPGA芯片的设计和与控制芯片的接口设计是一个难点，本文利用Altera的设计工具Quartus Ⅱ并结合Verilog-HDL语言，采用硬件编程的方法很好地解决了这一问题。 本文首先介绍了波形发生器的研究背景和DDS的理论。然后详尽地叙述了用EP1C6Q240C8完成DDS模块的设计过程，这是设计的基础。接着分析了整个设计中应处理的问题，根据设计原理就功能上进行了划分，将整个仪器功能划分为控制模块、外围硬件、FPGA器件三个部分来实现。然后就这三个部分分别详细地进行了阐述。并且通过系列实验，详细地分析了该波形发生器的功能、性能、实现和实验结果。最后，结合在设计中的一些心得体会，提出了本设计中的一些不足和改进意见。通过实验说明，本设计达到了预定的要求，并证明了采用软硬件结合，利用FPGA实现基于DDS架构的双路波形发生器是可行的。
上传时间： 2013-04-24
上传用户：gxf2016
随着科技的发展，电子电路的设计正逐渐摆脱传统的设计模式。可编程逻辑器件及硬件描述语言的出现与发展从根本上改变了数字系统设计与实现的技术与方法，越来越多的数字信号处理系统采用可编程逻辑器件来实现。 数字滤波技术作为数字信号处理的基本分支之一，在各种数字信号处理中起着重要作用，被广泛应用于很多领域。其中有限长冲激响应（FIR）滤波器，只有零点、系统稳定、运算速度快、具有线性相位的特性，设计灵活，在工程实际中获得广泛应用。 本文以数字滤波器的基本理论为依据，通过对现场可编程门阵列（FPGA）内部结构的研究，结合软件工程学中结构化设计思想和硬件描述语言的特点，以9阶FIR低通数字滤波器为例，采用Altera公司的EPIK30TC144-3器件完成了FIR数字滤波器的软硬件设计。我们在设计中采用了层次化、模块化的设计思想，将整个滤波器划分为多个功能模块，利用VHDL语言进行了各个功能模块的设计。 为了使设计的过程和结果更为直观，文中详细介绍了核心及外围硬件电路的设计过程，最终达到了基于FPGA硬件实现参数化FIR数字滤波器的目的。实验测试表明，本论文所设计的基于FPGA的9阶FIR低通数字滤波器基本达到了设计指标。依照此方法，只要修改参数，升级相关硬件，便可以更改滤波器性能，实现高通、带通FIR数字滤波器，说明本设计具有普遍指导意义。
上传时间： 2013-05-24
上传用户：1101055045
可视化界面设计 生成c代码 方便GUI开发
标签： uCGUIBulider 3.1 界面开发
上传时间： 2013-04-24
上传用户：dragonhaixm
