ASIC对产品成本和灵活性有一定的要求.基于MCU方式的ASIC具有较高的灵活性和较低的成本,然而抗干扰性和可靠性相对较低,运算速度也受到限制.常规ASIC的硬件具有速度优势和较高的可靠性及抗干扰能力,然而不是灵活性较差,就是成本较高.与传统硬件(CHW)相比,具有一定可配置特性的场可编程门阵列(FPGA)的出现,使建立在可再配置硬件基础上的进化硬件(EHW)成为智能硬件电路设计的一种新方法.作为进化算法和可编程器件技术相结合的产物,可重构FPGA的研究属于EHW的研究范畴,是研究EHW的一种具体的实现方法.论文认为面向分类的专用类可重构FPGA(ASR-FPGA)的研究,可使可重构电路粒度划分的针对性更强、设计更易实现.论文研究的可重构FPGA的BCH通讯纠错码进化电路是一类ASR-FPGA电路的具体方法,具有一定的实用价值.论文所做的工作主要包括:(1)BCH编译码电路的设计——求取实验用BCH码的生成多项式和校验多项式及其相应的矩阵并构造实验用BCH码;(2)建立基于可重构FPGA的基核——构造具有可重构特性的硬件功能单元,以此作为可重构BCH码电路的设计基础;(3)构造实现可重构BCH纠错码电路的方法——建立可重构纠错码硬件电路算法并进行实验验证;(4)在可重构纠错码电路基础上,构造进化硬件控制功能块的结构,完成各进化RLA控制模块的验证和实现.课题是将可重构BCH码的编译码电路的实现作为一类ASR-FPGA的研究目标,主要成果是根据可编程逻辑电路的特点,选择一种可编程树的电路模型,并将它作为可重构FPGA电路的基核T;通过对循环BCH纠错码的构造原理和电路结构的研究,将基核模型扩展为能满足纠错码电路需要的纠错码基本功能单元T;以T作为再划分的基本单元,对FPGA进行"格式化",使T规则排列在FPGA上,通过对T的控制端的不同配置来实现纠错码的各个功能单元;在可重构基核的基础上提出了纠错码重构电路的嵌套式GA理论模型,将嵌套式GA的染色体串作为进化硬件描述语言,通过转换为相应的VHDL语言描述以实现硬件电路;采用RLA模型的有限状态机FSM方式实现了可重构纠错码电路的EHW的各个控制功能块.在实验方面,利用Xilinx FPGA开发系统中的VHDL语言和电路图相结合的设计方法建立了循环纠错码基核单元的可重构模型,进行循环纠错BCH码的电路和功能仿真,在Xilinx公司的Virtex600E芯片进行了FPGA实现.课题在研究模型上选取的是比较基本的BCH纠错码电路,立足于解决基于可重构FPGA核的设计的基本问题.课题的研究成果及其总结的一套ASR-FPGA进化硬件电路的设计方法对实际的进化硬件设计具有一定的实际指导意义,提出的基于专用类基核FPGA电路结构的研究方法为新型进化硬件的器件结构的设计也可提供一种借鉴.
上传时间： 2013-07-01
上传用户：myworkpost
新手必备，很好很强大..............
上传时间： 2013-07-25
上传用户：anng
伺服电机选型技术指南 1、机电领域中伺服电机的选择原则现代机电行业中经常会碰到一些复杂的运动，这对电机的动力荷载有很大影响。伺服驱动装置是许多机电系统的核心，因此，伺服电
上传时间： 2013-06-14
上传用户：yan2267246
BP2808是一款驱动LED的恒流控制芯片，系统应用电压范围从12VDC 到600VDC，占空比从0-100%。支持交流85V-265V 输入，主要应用于非隔离的LED驱动系统
上传时间： 2013-04-24
上传用户：rocketrevenge
很经典的讲解，在别的网站上花了金子下载的，开卷有益啊！！！
上传时间： 2013-04-24
上传用户：sardinescn
用FPGA实现大型设计时，可能需要FPGA具有以多个时钟运行的多重数据通路，这种多时钟FPGA设计必须特别小心，需要注意最大时钟速率、抖动、最大时钟数、异步时钟设计和时钟/数据关系。设计过程中最重要的一步是确定要用多少个不同的时钟，以及如何进行布线
上传时间： 2013-08-23
上传用户：q986086481
特点： 精确度0.1%满刻度 可作各式數學演算式功能如:A+B/A-B/AxB/A/B/A&B(Hi or Lo)/|A|/ 16 BIT类比输出功能 输入与输出绝缘耐压2仟伏特/1分钟(input/output/power) 宽范围交直流兩用電源設計 尺寸小,穩定性高
上传时间： 2014-12-23
上传用户：ydd3625
包含BOM，变压器参数，原理图，PCB文件，这是经过工厂批量生产过的成熟方案，电源用于照明，像筒灯，天花灯都可以
上传时间： 2014-12-24
上传用户：linyao
DC/DC升压IC ，LDO稳压IC，锂电池充电IC，恒流IC，LED驱动IC ,电压检测IC，降压IC，AC-DC，MOS管等电源管理芯片。
上传时间： 2013-10-22
上传用户：448949
LED驱动电源的后级DC-DC恒流电路采用LLC谐振半桥的拓扑结构，并通过输出的电流电压双环反馈来实现恒流限压功能。LLC谐振半桥DC-DC恒流电路的功率部分包括了谐振电路和输出整流电路，控制部分有芯片供电电路、控制芯片外围电路、输出反馈回路等，经试验证明该系统输出稳定好，能够长时间高效工作。
上传时间： 2013-12-22
上传用户：l银幕海
